论坛» 嵌入式开发» FPGA

FPGA经验总结:时序是设计出来的

助工
2013-07-01 13:26 1楼

每一个项目都有很严格的评审,只有评审通过了,才能做下一步的工作。

以做逻辑为例,并不是一上来就开始写代码,而是要先写总体设计方案和逻辑详细设计方案,要等这些方案评审通过,认为可行了,才能进行编码,一般来说这部分工作所占的时间要远大于编码的时间。总体方案主要是涉及模块划分,一级模块和二级模块的接口信号和时序(我们要求把接口信号的时序波形描述出来)以及将来如何测试设计。在这一级方案中,要保证在今后的设计中时序要收敛到一级模块(最后是在二级模块中)。

——回复可见内容——

工程师
2013-07-01 14:13 2楼
这就是系统工程师的作用。要在系统层面把握整个系统的架构和层次,把项目分解,然后交给具体coding的员工完成具体模块的功能实现。
工程师
2013-07-01 22:35 3楼
学习下
工程师
2013-07-02 09:32 4楼

check it


高工
2013-07-04 14:44 5楼

learn it

高工
2013-07-04 15:13 6楼
九哥给力啊
菜鸟
2013-08-26 16:48 7楼
路还很长
菜鸟
2013-09-23 19:10 8楼

学习之

菜鸟
2013-09-23 21:36 9楼
看看,很好用
专家
2013-09-23 23:45 10楼
不知此九哥是彼九哥? 都不错
共88条 1/9 1 2 3 4 5 6 ›| 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册]