此帖将会是萧条桑拓在本次CPLD_DIY开发的进程帖。
我选择第二种方案：申请核心板和外围板PCB，购买组委会提供的元器件包
现在才发布进程贴还是比较惭愧的，于期末考试阶段完成了焊接，前几天才开始对板子进行测试，至流水灯程序正常工作后，方想起是该来贴吧看看了。
暑假过了十几天，刚开始激情满满，然后又天天忙于实验室的一些事情，慢慢就被打消到这个样子了。希望通过对FPGA的学习开创我一个新的学习领域，不再被已学知识以及目前的困境所限制而止步不前，更加坚定自己的方向。
废话不多说了。。。开贴，上图。
目录：
编写了按键控制LED后，算是初步了解了下Verilog HDL语言吧，并行程序的编写刚开始还是比较费脑筋的！
看了下例程，和51的按键消抖还是有很大不同的，稍微复杂些。我有些不明白的是
output led_out ;//LED输出
//寄存器定义
reg led_out ;
引脚的定义与寄存器的定义实用了一个同样的名称，在下面程序中调用led_out，莫不是同时修改两者的值。。
在编写程序中误把
always@(posedge sys_clk or negedge sys_rstn)
begin
if(!sys_rstn)
key_samp<=1'b1;
else
key_samp<=key_in;
end
中的key_samp<=1'b1;打成了led_out<=1'b1;
编译报错：Error (10028): Can't resolve multiple constant drivers for net "led_out" at KEY.v(72) 看来并行程序的编写还是比较有意思的，各个模块之间不能同对一个变量进行修改。。。会冲突。
最后想问下：assign ------; 与 always@(-----) begin------- end 两个模块都是同时执行不？
