module test ( input CLK,RSTn, input a, output b ); reg rb; always@(posedge CLK or negedge RSTn) if(!RSTn) rb<=0; else rb<=a; assign b=rb; endmodule
RTL Viewer：
Technology Map ：
看寄存器的CLRN端，为什么RTL视图中的还多了个取反
RTLviewer显示的是编译后的结果
显示的图形都是调用标准单元的结果
跟工艺库，FPGA类型，都没有关系；
而Technology Map Viewer 显示的是已经编译并映射到对应的FPGA器件中，
是fitter后的结果。
撸主可以看看你选择的FPGA器件是不是包含有标准单元
或者说撸主选择的FPGA器件的D-FF复位端是高电平有效呢
啊，其实并不是器件内部包含有DFF
而是通过对器件內建的各种逻辑单元进行布线连接构成的
每个不同簇器件的特性千差万别
撸主可以参考一下厂家的datasheet和user guid，了解一下可编程逻辑器件工作的机理
