论坛» 嵌入式开发» FPGA

求助 有关VHDL标示符的问题

菜鸟
2014-03-31 09:11 1楼
PROCESS(CLK,DATA_F) IS
BEGIN
IF(CLK'EVENT AND CLK='1') THEN
IF NC=4 THEN
IF DATA_F(2)='1'THEN --上锁控制信号有效 (0100)
REG<=ACC; --密码存储
QA<='1'; QB<='0';
ELSIF DATA_F(0)='1'THEN --开锁控制信号有效 (0001)
IF REG<=ACC THEN --密码核对
QA<='0'; QB<='1';
ELSE
IF CNT="11"THEN
ALERT<='1';CNT<="00";
ELSE
CNT<=CNT+1;QA<='1';QB<='0';ALERT<='0';
END IF;
END IF;
ELSIF ACC<="1000100010001000"THEN
--设置"8888"为万用密码
QA<='0';QB<='1';
END IF;
END IF;
END PROCESS;

程序出现以下问题error:line 7:assignment statement must have ':='or'<=',but found REG instead.

error:line 10:assignment statement must have ':='or'<=',but found IF instead.

不知道怎么改,求帮忙

工程师
2014-03-31 10:13 2楼
贴一片代码,直接。。。。不想看。。。
高工
2014-03-31 11:58 3楼
是不是和数据定义有关?
共3条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册]