江湖救急!!!!!-电子产品世界论坛

江湖救急!!!!!

y957104

助工

2014-10-22 15:43 1楼

请教各位一个问题：

我现在30MHz的晶振单独测量时输出是0V对称（Vp_p为2.5V）的正弦波，但是当将它接到芯片EP3C16E144C8的89脚(clk6)时，晶振信号电平被抬高了大约3.3V，也就是说89脚上面有约3.3V的直流电压，这样的话，晶振信号将无法辨识，请问

1、这是那个地方的问题？

2、FPGA的时钟管脚正常时候的电平应该是高还是低？

补充一个问题：在给配置芯片(EPCS4)写程序(*.jic)时FPGA外部可不可以不接晶振？

求指点

abszy

工程师

2014-10-22 16:15 2楼

给配置芯片(EPCS4)写程序(*.jic)时FPGA外部可不可以不接晶振？

只要加电，可以直接用下载器通过JTAG接口下载到配置芯片，但FPGA应该无法加载

y957104

助工

2014-10-22 17:35 3楼

FPGA的.jic文件下载问题

现在我使用的是quartus II 12.0版本，FPGA的型号为EP3C16E144C8，配置芯片为EPCS4。烧些现象如下烧写现象如下：

1、使用JTAG下载.sof文件，FPGA运行正常；
2、但是使用.jic文件时，勾选config，不管勾不勾选verify和blank-check，都只能烧写到84%就失败了。

3、错误信息如下：

Error (209025): Can't recognize silicon ID for device 1
Error (209012): Operation failed

用示波器测试下载时EPCS4的管脚1(nCSO)时，发现FPGA没有输出低电平，请问是什么故障？

areak

专家

2014-10-22 20:45 4楼

这个不清楚，帮你顶下

y957104

助工

2014-10-23 09:32 5楼

谢谢 areak！