论坛» 嵌入式开发» FPGA

PhysDesignRules ERROR

zcgeek
助工
2016-01-25 23:20 1楼
PhysDesignRules:2100 - Issue with pin connections and/or configuration on
block:
.DLY9/SRL16E>:. For RAMMODE programming set with DPRAM32,

SPRAM32 or SRL16 the DI2 input pin must be connected.

ISE在布局布线时，生成这个错误，请大家互相讨论下，不知道这个怎么弄。

jobs
院士
2016-01-26 10:09 2楼
从反馈的内容是，相应的线没有连接到一起。由于导致了报错信息
评论
zcgeek
助工
2016-01-26 17:32 3楼
当我在cdc文件中添加少量信号时，可以生成bit文件，但cdc信号数量有300(两个PORT)个左右时，就不可以生成bit文件了。如果把cdc工程去掉，也是可以生成的。经过验证是跟cdc有关，跟.v文件应该是没有关系的。所以说，相应的线没连接到一起，就有点奇怪了
评论
共3条 1/1 1 跳转至 页

回复

匿名不能发帖！请先 [ 登陆 注册]