论坛» 嵌入式开发» FPGA

ADC+FPGA接口设计 很急的问题

damifans
菜鸟
2017-06-27 14:36 1楼
请高人指点，小生目前在做ADC（串行LVDS，DDR时钟为600M）与FPGA的接口设计，但是遇到了一个莫名其妙的问题，就是利用ADC自身产生的测试序列测试接口是否涉设计正确，比如测试序列为000000111111，进行测试，但是BIT文件在烧写到FPGA后，利用CHIPSCOP观测发现有时候数据是000000111111，但有时候也会出现111111000000，这个没搞明白为什么会出现这种情况，按理说，同样的BIT文件烧写怎么会出现两种不一样的结果呢？请高人指点，很急，谢谢！
共1条 1/1 1 跳转至 页

回复

匿名不能发帖！请先 [ 登陆 注册]