论坛» 企业专区» Xilinx

如何使用VIVADO查看综合后组合逻辑的时延

ArchieZhao
菜鸟
2021-11-23 15:22 1楼

我们学校高等数集有一章作业需要查看组合逻辑电路的时延，但是我在打开vivado的综合后时序报告后，看到的都是inf，没有办法看到时序延迟？请问组合逻辑是看不了延迟吗？

共1条 1/1 1 跳转至 页

回复

匿名不能发帖！请先 [ 登陆 注册]