论坛 » 嵌入式开发 » FPGA

         

VHDL设计多功能数字钟

biao520
菜鸟
2005-11-26 22:37  1楼
我是新手,自学了VHDL硬件描述语言,现在要做毕业设计.我想用VHDL设计多功能数字钟 主要功能： 1.计时及校时，时间以24小时制显示 2.日历：显示年月日星期，及设定设定功能 3.跑表：启动/停止/保持显示/清除 4.闹钟：设定闹钟时间，整点提示 各位大虾能不能提供一些资料啊．谢谢了！！！
noisyroad
菜鸟
2007-03-29 18:50  2楼
顶！
评论
noisyroad
菜鸟
2007-03-29 20:50  3楼

顶

评论
共3条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]