EEPW论坛

Xilinx AccelDSP是目前全球唯一能够将MATLAB算法转换成为可综合RTL代码的开发工具。该工具可自动地进行浮点-定点转换，生成可综合的VHDL 或 Verilog代码，并创建用于验证的测试平台，同时还可以生成定点 C++ 模型或由 MATLAB 算法得到 System Generator 块。

AccelDSP主要产品模块
AccelDSP产品体系由两个主要模块构成：AccelDSP Synthesis、AccelWare IP。

• AccelDSP Synthesis：AccelDSP Synthesis是一个综合和验证的环境，可以自动将MATLAB浮点代码转换成为定点代码，然后生成可综合的VHDL或Verilog代码，为设计者提供了验证算法和实现算法的功能；
  
• AccelWare IP：AccelWare IP与AccelDSP Synthesis联合实现filters, FFT等DSP函数，通信算法函数以及高级数学运算函数。AccelWare是一个IP库，包含一系列参数DSP模块，这些模块可以综合成为RTL代码（VHDL或Verilog）。每一个IP模块进行了预先验证，从而实现了一次生成即保证正确的算法开发流程。AccelWare IP提供了三个专用工具箱（Toolkits）：
• • Signal processing Toolkits
    
    • FIR 滤波器
    • CIC 抽取滤波器
    • CIC 内插滤波器
    • 多相抽取滤波器
    • 半带 FIR 滤波器
    • FFT
    • IFFT
  • Communications Toolkits
    
    • 直接数字合成器
    • BCH 编码器和解码器
    • 卷积交织器和去交织器
    • 卷积编码器
    • Reed-Solomon 编码器 和解码器
    • Viterbi 解码器
    • 开方升余弦滤波器
    • 扰码器和解扰器
    • ADC 采样-保持电路/正弦比较滤波器
  • Advanced Math Toolkits
    
    • QR 分解法
    • Cholesky 分解法
    • QR 求逆
    • Cholesky 求逆
    • 三角形矩阵求逆
    • 特定排列旋转
    • 多项式求值
    • 奇异值分解 (SVD)
    • QRD-RLS 空间滤波器

http://www.hirain.com/Company/content.asp?id=137