EEPW论坛
网站首页
首页
特色版块
企业专区
电子DIY
活动通道
最新帖
技术SOS
签到
首页
STM32
电源与模拟
物联网技术
OpenVINO生态社区
Xilinx
STM32
GD32
ADI
TI
Linear
Microchip
Renesas
Cypress
Mouser
Burnon
我的四轴 DIY
键盘 DIY
树莓派DIY
功放 DIY
3D打印 DIY
智能车DIY
LightCube DIY
QuadCopter DIY
51 DIY
MCU DIY
FPGA DIY
ARM DIY
CPLD DIY
DSP DIY
拆解+DIY
寻找医疗电子工程师,快来领取小心意吧>>
电子产品世界
»
论坛首页
»
嵌入式开发
»
FPGA
»
CPLD VHDL 如何在一个时钟周期的低电平期间产生多个脉冲?
共1条 1/1
1
跳转至
页
1114234
CPLD VHDL 如何在一个时钟周期的低电平期间产生多个脉冲?
bly5668
菜鸟
2015-11-20 14:05:45
打赏
只看楼主
1楼
CPLD VHDL中一般都是在有高频时钟输入时,用计数的方式产生分频信号,我现在是要一个频率约为2HZ时钟信号的低电平期间产生多个脉冲,比如2000个,有点类似于单片机中低电平片选信号有效后就输出多个脉冲一样,如何实现? 急求高人指点?
回复
收藏
分享
关键词:
CPLD
VHDL
共1条 1/1
1
跳转至
页
回复
匿名不能发帖!请先 [
登陆
注册
]
发新帖
每日签到
热门分类
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂