- 本文提出了一种基于0.18 μm BiCMOS工艺设计的开环采样保持电路，采用了增益和失调误差数字校准算法提升动态性能，应用于高速折叠/插值型ADC中。电路仿真和测试结果表明，在2GSPS采样率下，折叠/插值型ADC的DNL≤±0.3LSB、INL≤±0.3LSB，有效位达到7.32位。
- 关键字：开环采样保持电路数字校准折叠插值202205
- 摘要：数字校准是高速高精度流水线ADC设计中的关键技术之一。文章提出了一种可通过校准控制生成测试信号，自动计算权重来对流水线ADC中电容失配进行误差补偿的技术。该技术能有效地减小增益有限、电荷注入等非理想因
- 关键字：流水线ADC数字校准非线性误差
数字校准介绍
您好，目前还没有人创建词条数字校准!
欢迎您创建该词条，阐述对数字校准的理解，并与今后在此搜索数字校准的朋友们分享。
创建词条
关于我们-
广告服务-
企业会员服务-
网站地图-
联系我们-
征稿-
友情链接-
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
