- 针对X光安检机系统控制信号传输中采用传统串行通信方式所存在的问题，提出一种利用数字锁相环技术实现串行数据时钟提取的硬件解决方案。该设计基于FPGA进行开发，并针对安检机中串行控制数据传输的数字锁相环进行研究，设计了适用于FPGA的串行时钟提取系统，最终采用Verilog语言实现。该设计经过安检机系统的硬件平台实际测试，最终经过Signal TapⅡ读取实时数据进行验证，可以论证该方案的时钟捕捉周期短，捕捉精度也满足安检机系统要求，从而实现了安检机系统数字控制信号的单线路传输，有效地提高传输的可靠性。
- 关键字：设计实现提取时钟控制信号安检时钟提取
时钟提取介绍
您好，目前还没有人创建词条时钟提取!
欢迎您创建该词条，阐述对时钟提取的理解，并与今后在此搜索时钟提取的朋友们分享。
创建词条
关于我们-
广告服务-
企业会员服务-
网站地图-
联系我们-
征稿-
友情链接-
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
