首页 资讯 商机 下载 拆解 高校 招聘 杂志 会展 EETV 百科 问答 电路图 工程师手册 Datasheet 100例 活动中心 E周刊阅读 样片申请
EEPW首页>> 主题列表>> 时钟频率

时钟频率文章进入时钟频率技术社区

USB3.0的物理层测试简介与难点分析

  • USB简介USB(UniversalSerialBus)即通用串行总线,用于把键盘、鼠标、打印机、扫描仪、数码相机、MP3、U盘等...
  • 关键字:USB3.0物理层测试时钟频率

用DSP实现抖动(Jitter)测量的方法

  • 电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
  • 关键字:DSP抖动(Jitter)测量时钟频率

FPGA在数字式心率计的解决方案

基于Astro工具的ASIC时序分析

  •   引言   随着系统时钟频率的提高,时钟偏斜和干扰开始成为IC工程师重点考虑的问题。增大时序电路的时钟频率,减小时序电路的容差能提升未来的系统性能。低偏斜时钟缓冲器和锁相环时钟驱动器将帮助设计人员设计出速度、偏斜和抗噪性能等指标满足要求的电路系统,但必须将时钟电路设计为一个时钟系统,考虑时钟分步网络的各个方面,包括驱动器、传输线路和信号布线等。   时钟偏斜   时钟偏斜定义为在时钟分布系统中到达各个时钟末端(即器件内部触发器的时钟输入端)的时钟相位不一致的现象。如果时钟偏斜超过所允许的最大值,电
  • 关键字:嵌入式系统单片机时钟频率IC驱动器通讯无线网络嵌入式系统单片机模拟IC
共19条 2/2«12

时钟频率介绍

时钟频率,是提供电脑定时信号的一个源,这个源产生不同频率的基准信号,用来同步CPU的每一步操作,通常简称其为频率。CPU的主频,是其核心内部的工作频率(核心时钟频率),它是评定CPU性能的重要指标。一般来说主频数字值越大越好。外频,是CPU外部的工作频率,是由主板提供的基准时钟频率。FSB频率,是连接CPU和主板芯片组中的北桥芯片的前端总线(Front Side Bus)上的数据传输频率。CPU的 [ 查看详细]

热门主题

关于我们- 广告服务- 企业会员服务- 网站地图- 联系我们- 征稿- 友情链接- 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案京ICP备12027778号-2 北京市公安局备案:1101082052 京公网安备11010802012473