首页 资讯 商机 下载 拆解 高校 招聘 杂志 会展 EETV 百科 问答 电路图 工程师手册 Datasheet 100例 活动中心 E周刊阅读 样片申请
EEPW首页>> 主题列表>> modelsim仿真

modelsim仿真文章进入modelsim仿真技术社区

带I2C接口的时钟IP核设计与优化

  • 采用FPGA可编程逻辑器件和硬件描述语言Verilog实现了时钟IP核数据传输、调时和闹铃等功能设计.在此基础上,分析和讨论IP核功能仿真和优化的方法,并通过Modelsim仿真工具和Design Compile逻辑综合优化工具对设计进行仿真、综合和优化,证明了设计的可行性.
  • 关键字：Verilog时钟IP核Modelsim仿真
共1条 1/11

modelsim仿真介绍

您好，目前还没有人创建词条modelsim仿真!
欢迎您创建该词条，阐述对modelsim仿真的理解，并与今后在此搜索modelsim仿真的朋友们分享。 创建词条

热门主题

树莓派 linux
关于我们- 广告服务- 企业会员服务- 网站地图- 联系我们- 征稿- 友情链接- 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473