厦门工程师征集令｜NXP工业与物联网会等你来 TI MSPM0实战动手系列活动等你来开启设计指南|电机驱动系统中SPM31智能功率模块文档｜IGBT与SiC开关特性受杂散电感影响分析

我要投稿| 手机版

首页资讯商机下载拆解高校招聘杂志会展 EETV 百科问答电路图工程师手册 Datasheet 100例活动中心 E周刊阅读样片申请

EEPW首页>> 主题列表>> sdram

sdram文章进入sdram技术社区

三维封装DDR2存储器VD2D4G72XB191XX3U6测试

DDR2 SDRAM具有速度快、价格便宜、容量大的特点，应用非常广泛。通过采用三维封装技术将5片数据位宽为16 bits的DDR2 SDRAM芯片封装成一个存储模块VD2D4G72XB191XX3U6，在不额外占用PCB面积的情况下，提高了存储容量，并将位宽扩展到72 bits。
关键字：DDR2 SDRAM Magnum 2测试系统 VD2D4G72XB191XX3U6 202205

基于FPGA与SDRAM的数字电视信号采集系统的设计与实现

要FPGA与的数字信号采集系统。可以提供大容量的存储空间。提供优秀的系统适应能力。该方案通过计算机并口实现与计算机的通信 ,但是高性能的逻辑分析仪
关键字：SDRAM FPGA 数字电视信号采集系统

SDRAM电路设计详解

介绍SDRAM电路设计之前先了解下SDRAM的寻址原理。SDRAM内部是一个存储阵列，可以把它想象成一个表格，和表格的检索原理一样，先指定行，再指定列，就可
关键字：SDRAM 电路设计寻址原理存储单元

一文看懂ARM里的RAM和SDRAM有什么区别

　　本文主要介绍的是ARM里的RAM和SDRAM有什么区别，首先介绍了RAM的类别及特点，其次对SDRAM做了详细阐述，最后介绍了RAM和SDRAM的区别是什么。　　RAM介绍　　Random-Access Memory(随机存取存储器)，在计算机的组成结构中，有一个很重要的部分，就是存储器。存储器是用来存储程序和数据的部件，对于计算机来说，有了存储器，才有记忆功能，才能保证正常工作。存储器的种类很多，按其用途可分为主存储器和辅助存储器[或者内存储器和外存储器]，主存储器简称内存，内存在电脑中起
关键字：ARM SDRAM

SDRAM知多少？

　　SDRAM　　SDRAM:Synchronous Dynamic Random Access Memory，同步动态随机存储器，同步是指内存工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。　　所谓的影响性能是并不是指SDRAM的带宽，频率与位宽固定后，带宽也就不可更改了。但这是理想的情况，在内存的工作周期内，不可能总处于数据传输的状态，因为要有
关键字：SDRAM

TB容量再升级看西部数据有啥绝活

　　自从收购SanDisk(闪迪)依赖，西部数据就开始“名正言顺”地进入消费级固态存储市场。与仍保持SanDisk品牌的移动存储产品不同，SanDisk的SSD产品已经改头换面，成为西部数据品牌下的产品。如果说去年所推出的第一代Blue(蓝盘)还有着深厚的SanDisk时代烙印，那么新一代产品则完全诞生于西部数据的体系，SanDisk已经成为其产品的部分零部件供应商。　　到目前为止，SSD仍缺乏普及的基础，没有了诸如4K视频这样强烈需求的推动，同时还有利润更高的手机抢资源，一年
关键字：西部数据 SDRAM

基于ARM9的USB设计与实现

USB(Universal Serial Bus)是通用串行总线的缩写，因其具有方便易用，动态分配带宽，容错性优越和高性价比等特点，现已成为计算机的主流接口。
关键字：USB CPU NANDFlash SDRAM

FPGA最小系统之：硬件系统的设计技巧

FPGA的硬件设计不同于DSP和ARM系统，比较灵活和自由。只要设计好专用管脚的电路，通用I/O的连接可以自己定义。因此，FPGA的电路设计中会有一些特殊的技巧可以参考。
关键字：EP1C6Q240 Altera EP1C12Q240 FPGA SDRAM FPGA最小系统

FPGA最小系统之：最小系统电路分析

FPGA的管脚主要包括：用户I/O（User I/O）、配置管脚、电源、时钟及特殊应用管脚等。其中有些管脚可有多种用途，所以在设计FPGA电路之前，需要认真的阅读相应FPGA的芯片手册。
关键字：Cyclone Altera Flash FPGA CPLD SDRAM FPGA最小系统

FPGA最小系统之：最小系统的概念

FPGA最小系统是可以使FPGA正常工作的最简单的系统。它的外围电路尽量最少，只包括FPGA必要的控制电路。一般所说的FPGA的最小系统主要包括：FPGA芯片、下载电路、外部时钟、复位电路和电源。如果需要使用NIOS II软嵌入式处理器还要包括：SDRAM和Flash。一般以上这些组件是FPGA最小系统的组成部分。
关键字：FPGA最小系统 Altera NiosII Flash SDRAM

基于CPLD的SDRAM控制器的设计

SDRAM的读写逻辑复杂，最高时钟频率达100 MHz以上，普通单片机无法实现复杂的SDRAM控制操作，复杂可编程逻辑器件CPLD具有编程方便，集成度高，速度快，价格低等优点。因此选用CPLD设计SDRAM接口控制模块，简化主机对SDRAM的读写控制。通过设计基于CPLD的SDRAM控制器接口，可以在STM系列、ARM系列、STC系列等单片机和DSP等微处理器的外部连接SDRAM，增加系统的存储空间。
关键字：刷新时序 CPLD SDRAM

SDRAM控制器的设计与VHDL实现

介绍了SDRAM的存储体结构、主要控制时序和基本操作命令，并且结合实际系统，给出了一种用FPGA实现的通用SDRAM控制器的方案。
关键字：VHDL 状态机 SDRAM

车用存储器市场分析

在“2017慕尼黑上海电子展”前夕的“汽车技术日”上，ISSI技术市场经理田步严介绍了车用存储器市场，包括：信息娱乐、ADAS、仪表总成、connectivity telematics四大类。
关键字：汽车 SRAM DRAM SDRAM e.MMC 201704

ARM开发步步深入之SDRAM编程示例

　　实验目的：改变“点灯大法”的执行地点，从NandFlash的Steppingstone转到SDRAM中执行，借此掌握存储控制器的使用。　　实验环境及说明：恒颐S3C2410开发板H2410。H2410核心板扩展有64MB的SDRAM，用于设置程序堆栈和存放各种变量。SDRAM选用了两片三星公司的K4S561632(4M*16bit*4BANK)，两片拼成32位数据宽度的SDRAM存储系统，并映射到S3C2410的 SROM/SDRAM的BANK6，地址范围是0x300
关键字：ARM SDRAM

[ARM笔记]存储控制器的寄存器使用方法

　　存储器共有13个寄存器，BANK0~BANK5只需要设置BWSCON和BANKCONx(x为0~5)两个寄存器;BANK6、BANK7外接SDRAM时，除了BWSCON和BANKCONx(x为6、7)外，还要设置REFRESH、BANKSIZE、MRSRB6、MRSRB7等4个寄存器。下面分类说明(“[y:x]”表示占据了寄存器的位x、x+1、……、y)：　　1. 位宽和等待控制寄存器BWSCON(Bus Width & Wait Sta
关键字：ARM SDRAM

共149条 1/101 2 3 4 5 6 7 8 9 10 »›|

sdram介绍

　　SDRAM:Synchronous Dynamic Random Access Memory,同步动态随机存取存储器，同步是指Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是由指定地址进行数据读写。　　SDRAM从发展到现在已经经历了四代，分别是：第一代SDR SDRAM，第二代DDR [ 查看详细]

sdram电路

sdram相关帖子

sdram资料下载

sdram专栏文章

SDRAM 与 SRAM：它们如何比较？

相关主题

SDRAM DDR2-SDRAM DDR-SDRAM SDRAM-Based

热门主题

DDR2-SDRAM DDR-SDRAM SDRAM-Based 树莓派 linux

关于我们- 广告服务- 企业会员服务- 网站地图- 联系我们- 征稿- 友情链接- 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社版权所有北京东晓国际技术信息咨询有限公司

京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473