首页资讯商机下载拆解高校招聘杂志会展 EETV 百科问答电路图工程师手册 Datasheet 100例活动中心 E周刊阅读样片申请

EEPW首页>> 主题列表>> fifo

fifo文章进入fifo技术社区

基于FPGA的FIFO设计和应用

为实现目标识别与跟踪的应用目的，在基于TMS320DM642的FIFO基础上扩展存储空间，提出一种基于FPGA实现SDRAM控制器的方法。分析所用SDRAM的特点和工作原理，介绍FPGA中SDRAM控制器的组成和工作流程，给出应用中读SDRAM的时序图。FPGA采用模块化设计，增强SDRAM控制器的通用性，更方便地满足实际需求。
关键字：FPGA FIFO

FPGA异步FIFO设计中的问题与解决办法

随着数字电子系统设计规模的扩大，一些实际应用系统中往往含有多个时钟，数据不可避免地要在不同的时钟域之间传递。如何在异步时钟之间传输数据，是数据传输中一个至关重要的问题，而采用FIFO正是解决这一问题的
关键字：FPGA FIFO

ADS8323与高速FIFO接口电路的CPLD实现

本文采用CPLD实现了AD芯片、高速FIFO存储器以及MCU之间的接口电路。实验表明，该电路工作稳定可靠，且通用性强，易于移植到其它数据采集系统中。同时，QuartusII等嵌入式技术的使用，简化了开发流程，提高了设计效率。目前，该电路已成功应用于某数据采集系统中。
关键字：8323 FIFO CPLD ADS

多路数据采集系统中FIFo的设计

摘要：首先介绍了多路数据采集系统的总体设计、FIFO芯片IDT7202。然后分别分析了FIFO与CPLD、AD接口的设计方法。由16位模数转换芯片AD976完成模拟量至位数字量的转换，由ATERA公司的可编程逻辑器件EPM7256A完成对数
关键字：FIFo 多路数据采集系统

一种基于DDR高速图像缓存的实现

随着半导体传感器技术的发展，在实际应用中越来越多地用到了高帧频、大面阵的CCD相机以获取高质量、高分辨率的图像数据。以分辨率为1K×1K、帧频为200f/s、8bit灰度级的相机为例，其图像数据流速率就将高达200MB/s，
关键字：实现图像高速 DDR 基于 DDR存储控制器高速缓存 FIFO

LCD控制器的设计和实现

1. 引言
随着液晶技术的日益成熟,液晶显示器在显示技术中得到了越来越广泛的应用.当前LCD显示技术已经成为新一代平板技术显示技术的主流.LCD显示屏幕主要包括液晶屏幕,驱动电路以及控制驱动电路的系统。我们设计的L
关键字：实现设计控制器 LCD LCD 驱动电路仿真工具 3G ARM FIFO MCU

基于FIFO的DDC与DSP高速数据传输实现

软件无线电数字中频接收机通常采用可编程数字下变频器DDC和DSP的实现方案。中频模拟信号通过A/D数字化，送入DDC混频、抽取滤波处理，DSP接收到的是DDC输出的低速零中频信号，其后的解调、译码、信号识别等算法都可以
关键字：数据传输实现高速 DSP FIFO DDC 基于 FIFO DDC DSP

PCI 9054性能分析及外部FIFO的扩充

PCI总线是Intel公司推出的一种高性能局部总线,其数据总线为32位,且可扩展为64位,最大数据传输速率为132～264MB/s,是目前使用非常普遍的一种总线。因PCI 协议比较复杂,较难掌握,故PCI总线扩展卡的开发较ISA总线等其它
关键字：9054 FIFO PCI 性能分析

基于S12单片机的循迹小车视觉系统设计与优化

全国大学生智能汽车竞赛已经在国内顺利举行两年。随着智能车速度的提高，越来越多的参赛队开始采用摄像头作为道路辨识的主要传感器，而如何使用单片机进行数字图像信号采集，并识别赛道路径是该系统的设计重点。目前
关键字：系统设计优化视觉小车 S12 单片机基于图像采集单片机 FIFO 优化

基于DSP的高速数据采集与处理系统

基于DSP的高速数据采集与处理系统,在电子测量中,常常需要对高速信号进行采集与处理。例如,在光传感技术中,对光脉冲散射信号的测量;在雷达工程中,对电磁脉冲信号的测量等,就需要对高速信号进行采集与处理,而且对此类高速信号的测量,往往对数据采集与处
关键字：处理理系数据采集高速 DSP 基于 DSP 高速A/D FIFO 异步串行通讯

基于FPGA的IPV6数字包的拆装实现

笔者在参加国家“863”重大专题项目“高速密码芯片及验证平台系统”的过程中，遇到了将IPV6数据包的包头...
关键字：FPGA IPV6 FIFO

基于FPGA的多路数字量采集模块设计

　　1 引言　　测控系统常常需要处理所采集到的各种数字量信号。通常测控系统采用通用MCU完成系统任务。但当系统中采集信号量较多时，仅依靠MCU则难以完成系统任务。针对这一问题，提出一种基于FPGA技术的多路数字量采集模块。利用FPGA的I／O端口数多且可编程设置的特点，配以VHDL编写的FPGA内部逻辑，实现采集多路数字量信号。　　2 模块设计方案　　2.1 功能要求　　该数字量采集模块主要功能是采集输入的36路数字及脉冲信号，并将编帧后的信号数据上传给上位机，上位机经解包处理后显示信号相
关键字：FPGA 数字量采集测控 USB单片机 MCU FIFO

基于短时能量和短时过零率的VAD算法及其FPGA实现

　　语音激活检测VAD（Voice Activity Detection）是一种通过特定的判决准则判断语音中出现的停顿和静默间隔，检测出有效语音部分的技术。运用这种技术可以在确保语音质量的前提下，对不同类别的语音段采用不同的比特数进行编码，从而降低语音的编码速率。由于在双工移动通信系统中，一方只有35％的时间处于激活状态[1]，如何降低静音期的编码速率对于减少传输带宽、功率以及容量具有积极的作用，因此VAD技术在语音通信领域具有重要的使用价值。随着适合于变比特率语音编码的CDMA和PRMA等多址技术的出现
关键字：FPGA VAD 短时能量短时过零率 FIFO 滤波器

高速数据采集系统中的存储与传输控制逻辑设计

　　随着信息科学的飞速发展，数据采集和存储技术广泛应用于雷达、通信、遥测遥感等领域。在高速数据采集系统中，由ADC转换后的数据需要存储在存储器中，再进行相应的处理，保证快速准确的数据传输处理是实现高速数据采集的一个关键。由于高速ADC的转换率很高，而大容量RAM相对ADC输出速度较慢，保持高速数据存储过程的可靠性、实时性是一个比较棘手的问题。对于数据采集系统中的大容量高速度数据存储、传输，本文提出一种基于FPGA的多片RAM实现高速数据的存储和传输的方案，并应用于1GS/s数据采集系统中，实现了以低
关键字：数据采集存储传输 ADC SRAM RAM FIFO

基于Verilog HDL的异步FIFO设计与实现

　　在现代IC设计中，特别是在模块与外围芯片的通信设计中，多时钟域的情况不可避免。当数据从一个时钟域传递到另一个域，并且目标时钟域与源时钟域不相关时，这些域中的动作是不相关的，从而消除了同步操作的可能性，并使系统重复地进入亚稳定状态[1]。在有大量的数据需要进行跨时钟域传输且对数据传输速度要求比较高的场合，异步FIFO是一种简单、快捷的解决方案。　　异步FIFO用一种时钟写入数据，而用另外一种时钟读出数据。读写指针的变化动作由不同的时钟产生。因此，对FIFO空或满的判断是跨时钟域的。如何根据异步的指针
关键字：FIFO 异步 Verilog HDL IC 亚稳态

共124条 7/9|‹«1 2 3 4 5 6 7 8 9 »

fifo介绍

采用FIFO方式时，信息被以所收到的次序进行传输。表示信息存储的一种数据结构，含义是先进入的对象先取出。队列（Queue ）就是基于这种性质实现的。 FIFO( First In First Out)简单说就是指先进先出。由于微电子技术的飞速发展，新一代FIFO芯片容量越来越大，体积越来越小，价格越来越便宜。作为一种新型大规模集成电路，FIFO芯片以其灵活、方便、高效的特性，逐渐在高速数据采 [ 查看详细]