首页 资讯 商机 下载 拆解 高校 招聘 杂志 会展 EETV 百科 问答 电路图 工程师手册 Datasheet 100例 活动中心 E周刊阅读 样片申请
EEPW首页>> 主题列表>> pam4 serdes

基于GMSL SerDes的双汽车电子控制单元的应用

  • Maxim的吉比特(千兆)多媒体串行链路(GMSL)方案可以对数字视频和音频数据进行串行转换,然后通过一对双绞线串行传输。另外,集成双向控制通道可以使能单个微处理器(micro;C)对串行器、解串器和所有连接外设编程。在典
  • 关键字:SerDesGMSL汽车电子控制单元

LatticeECP4高速配置SERDES

  • LatticeECP4? FPGA系列结合了高性能FPGA结构、高性能I/O和多达16个通道的嵌入式SERDES,带有相关的物理编码子层(PCS)逻辑。每个PCS逻辑通道包含专用的发送和接收电路,用于高速、全双工的串行数据传输,传输速率高达
  • 关键字:LatticeECP4SERDES

GMSL SerDes在双汽车电子控制单元(ECU)中的应用

  • 摘要:Maxim的吉比特(千兆)多媒体串行链路(GMSL)方案可以对数字视频和音频数据进行串行转换,然后通过一对双绞线串行传输。另外,集成双向控制通道可以使能单个微处理器(micro;C)对串行器、解串器和所有连接外设编程
  • 关键字:SerDesGMSLECU汽车电子

优化远程及遥测应用的视频SERDES电路

  • 优化远程及遥测应用的视频SERDES电路,为了满足视频系统、工业和医疗显示和视频传送等应用消除较长连接电缆限制、提高数据速率,以及需要双向传输辅助数据的要求。Intersil公司推出了一款采用双向I2C接口的SERDESIC ISL34340,有助于各种应用实现远程配置
  • 关键字:SERDES远程遥测视频

通过SerDes远端I2C接口访问16位I2C外设寄存器地址

  • 摘要:本应用笔记介绍如何通过吉比特多媒体串行链路(GMSL) SerDes的远端I2C接口访问16位寄存器地址。引言Maxim吉比特多媒体串行链路(GMSL)串行器/解串器(SerDes)系列包括MAX9249、MAX9259、MAX9260、MAX9263和
  • 关键字:I2C外设寄存器地址16位接口SerDes远端通过访问

高性能SERDES及其在CPRI接口的应用分析

  • 1引言
    随着数据宽带网络的迅猛发展,需要不断提高系统设备的业务容量。目前的趋势是采用高速串行通信技术,即采用串行解串器SERDES,把低速的并行数据转换为高速串行数据连接。SERDES串行接口可在背板或电缆/光纤等
  • 关键字:应用分析接口CPRISERDES及其高性能

SERDES的数字系统中高效时钟设计方案

  • 电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
  • 关键字:SERDES数字系统高效时钟

低压差分SerDes的全双工互连和分组数据传输技术

  • 低压差分SerDes的全双工互连和分组数据传输技术,由于现代数字信号处理器(dsp)设计、半导体工艺、并行处理和互连与传输技术的进步,现代高性能dsp的处理能力得到极大发展。但在移动通信、雷达信号处理和实时图像处理等复杂电子系统中,单片dsp的性能仍可能无法满足需
  • 关键字:数据传输技术分组全双工差分SerDes低压

第四代无线基础架构的离散式 SerDes 解决方案

  • 当网络设备制造商建置4G的基础架构时,对于分布式基站架构部署中无线电设备控制及无线电设备之间的高序列数据速率需求将大幅升高。要满足如此需求,光纤缆线两端的SerDeson必须发挥更高的效能。网络设备制造商可将系统切割开来,便能使用同一个熟悉的FPGA平台进行逻辑层处理。
  • 关键字:SerDes解决方案离散架构基础无线

高性能FPGA中的高速SERDES接口

  • 引言  串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统的带宽不断增加至多吉比特范围,并行接口已经被高速串行链接,或SERDES (串化器/ 解串器)所取代 。起初, SERDES是独立的ASSP或ASIC器
  • 关键字:SERDESFPGA性能接口

符合EMI/EMC标准的SerDes――基本测试策略和指南

  • 摘要:电磁干扰(EMI)和电磁兼容(EMC)测试是汽车应用领域中串行器/解串器(SerDes)设计必须验证的参数,需要在设计之初谨慎考虑EMI和EMC问题,避免不必要的设计修改。以下应用笔记详细介绍了如何在SerDes系统
  • 关键字:SerDesEMIEMC标准

基于SERDES收发器和CPRI的电信系统低延迟变化设计

  • 基于SERDES收发器和CPRI的电信系统低延迟变化设计,  本文讨论利用带嵌入式SERDES收发器和CPRI链路IP内核的低成本FPGA,来实现电信系统低延迟变化设计的考虑因素。  无线电信设备制造商正受到以更小体积、更低功耗、更低制造成本来布署基站架构的压力。当通过WiMa
  • 关键字:延迟变化设计系统电信SERDES收发器CPRI基于

TI推出分立式双通道串行器/解串器

  •   日前,德州仪器 (TI) 宣布推出业界首款 6 千兆位每秒 (Gbps) 的双通道串行器-解串器 IC (SerDes),其可为无线应用提供 高达470 兆位每秒 (Mbps) 至6.25 Gbps 的连续数据速率。该 TLK6002 支持从原有速度到最新更快速度的升级,符合所有无线基站设计所需的 OBSAI 与 CPRI 标准要求。TLK6002 可用于各种无线基础设施应用,其中包括 WiMAX、TD-SCDMA、WCDMA 以及 CDMA2000 等。   最新 SerDes 使用统一 12
  • 关键字:TI串行器解串器SerDes

Maxim推出吉比特串行器/解串器芯片组

  •   Maxim为其高速LVDS串行器/解串器(SerDes)产品线增添新成员:MAX9259/MAX9260 SerDes芯片组。该吉比特多媒体芯片组通过一对直流平衡的双绞线或差分线构成完备的双向数字视频链路。Maxim正在申请专利的差分、全双工控制通道无需外部CAN或LIN接口,在简化设计的同时可有效减小方案尺寸、降低成本。该方案支持显示模块的双向通信,并可通过UART/I²C接口逐帧设置摄像模式。MAX9259/MAX9260芯片组非常适合信号识别、防撞系统、夜视系统、车道偏离报警等汽车应用
  • 关键字:MaximSerDes串行器解串器

SERDES的FPGA实现(07-100)

  •   芯片功能的增加和数据吞吐量的要求,促使芯片行业从较低数据率的并行连接,转向较高速度的串行连接。SERDES(Serializer-Dese rializer,)是经高速差分对,而不是经较低速度的并行总线传输串行化的数据。一个实例是用单个PCI-Express通道,替代传统的32位、64MHz PCI总线(可达到2.112Gb/s),仅用4条线(运行在2.5GHz),可达到4Gb/s总数据率。简言之,SERDES协议允许用较少的引脚数传输较高的数据率。
  • 关键字:SERDESFPGA
共54条 3/4«1234»
关于我们- 广告服务- 企业会员服务- 网站地图- 联系我们- 征稿- 友情链接- 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案京ICP备12027778号-2 北京市公安局备案:1101082052 京公网安备11010802012473