首页资讯商机下载拆解高校招聘杂志会展 EETV 百科问答电路图工程师手册 Datasheet 100例活动中心 E周刊阅读样片申请

EEPW首页>> 主题列表>> pll

pll文章进入pll技术社区

PLL-VCO制作方法介绍

在此说明以晶体振荡器做为基准振荡器，将其与VCO以及PLL电路组合成为信号产生器的情形也被称为频率合成器。
此一PLL-VCO电路的设计规格如表l所示。振荡频率范围为40M~60MHz内的10MHz宽。每一频率阶段(step)宽幅为10
关键字：PLL-VCO 方法

采用PLL的IC的频率N（1~10）倍增电路介绍

电路的功能很多电路都要求把频率准确地倍增，使用PLL电路可很容易组成满足这种要求的电路。例如主振频率为1KHZ，若使用倍增器内插10个脉冲，可变成10KHZ的脉冲信号。在VCO中，即使主振频率发生变化，也能获得跟踪主振
关键字：PLL 10 IC的频率

PLL技术简介及其在合成频率源中的应用

1 引言　　频率源是现代射频和微波电子系统的心脏,其性能直接影响整个电子系统的功能，成为非常重要的部件。　　频率源分为二大类：自激振荡源和合成频率源。常见的自激振荡源有晶体振荡器、腔体振荡器、介质振荡器、
关键字：PLL 技术简介合成频率源

利用低噪声LDO调节器ADP150为ADF4350 PLL和VCO供电

电路功能与优势本电路利用低噪声、低压差(LDO)线性调节器为宽带集成PLL和VCO供电。宽带压控振荡器(VCO)可能对电源噪声较为敏感，因此，为实现最佳性能，建议使用超低噪声调节器。图1所示电路使用完全集成的小数N分
关键字：PLL VCO 供电 ADF4350 ADP150 噪声 LDO 调节器利用

基于DDS+PLL在电台设计中的应用

PLL(锁相环)频率合成通过锁相环完成频率的加、减、乘、除运算。该方法结构简单、便于集成，且输出频率高、频 ...
关键字：DDS PLL 电台设计

Cosmic Circuits宣布经硅验证的PLL组合

　　Cosmic Circuits，领先的差异化模拟和混合信号IP核提供商，今日宣布其PLL在多个工艺技术节点下经过硅验证。　　Cosmic Circuits提供纳米技术节点差异化模拟IP核的广泛组合，其范围覆盖数模转换器、用于无线和音频的模拟前后端平台、电源管理、时钟以及移动行业处理器接口(MIPI)。　　系统时钟PLL在55和40纳米工艺技术中实现，并且将为SoC设计者提供各种可供选择的模拟和数字PLL – 包括无需任何外部元件便可支持32 kHz～2000 MHz输入频率的PLL
关键字：PLL MIPI

信号链基础知识#54谁是音频时钟的“老板”，谁是主，谁是从呢

传统 I2S—为何要包括系统时钟？过去，我们在讨论音频话题时，偶尔会提及 I2S。我在以前的一些文章中提到过 I2 ...
关键字：I2S、主时钟、MCK、PLL、BCK、LRCK、压控振荡器、VCO、音频、模拟、半导体、德州仪器、TI

鉴频鉴相器的指标对锁相环(PLL)死区及抖动性能的影

该应用笔记讨论了鉴频鉴相器的指标对锁相环(PLL)死区及抖动性能的影响。在使用电荷泵环路滤波的PLL设计中，通过产生具有最小脉宽的鉴相输出脉冲，可以减轻PLL的死区效应和相关的锁相环抖动。锁相环广泛用于电信行业，
关键字：PLL 鉴频鉴相器抖动指标

基于DDS+PLL的X―Band信号源设计

摘要：将DDS和PLL技术结合起来，采用DDS直接激励PLL的混合频率合成方案完成了X波段微波变频信号源的设计，一定程度上解决了频率分辨率、频率转换速度和相位噪声的问题，并完成了实机研制、系统联调试验和测试。结果表
关键字：Band DDS PLL 信号源

基于PLL技术的电源管理设计

摘要　　锁相环（PLL）是现代通信系统的基本构建模块PLLs通常用在无线电接收机或发射机中，主要提供本振（LO）功能；也可用于时钟信号分配和降噪，而且越来越多地用作高采样速率模数或数模转换的时钟源。由于每一代
关键字：管理设计电源技术 PLL 基于

pll环路滤波器是什么意思

环路滤波器具有低通特性,它可以起到图1-5(a)中低通滤波器的作用,更重要的是它对环路参数调整起着决定性的作 ...
关键字：pll 环路滤波器

IDT推出全球首款集成可编程时钟发生器的音频子系统

　　拥有模拟和数字领域的优势技术、提供领先的混合信号半导体解决方案的供应商 IDT® 公司(Integrated Device Technology, Inc.; NASDAQ: IDTI) 面向便携应用推出全球首款集成可编程时钟发生器的音频子系统。新器件通过集成，可实现占板空间的最小化、降低系统成本，同时由于无需长货期的外部晶体和振荡器，缩短产品上市时间。
关键字：IDT 音频 PLL

基于DDS+PLL技术的频率合成器的设计

基于DDS+PLL技术的频率合成器的设计,摘要：介绍了一种频率合成技术的设计与实现，基于DDS与PLL的技术产生高频信号频率。该频率合成器由高性能DDS芯片AD9852与锁相环芯片ADF4360-7构成。该方案控制简单、编程灵活、可靠性高，且产生的信号具有输出频率高
关键字：合成器设计频率技术 DDS PLL 基于

ADI 新型 PLL 频率合成器问世

Analog Devices, Inc. (ADI)，全球领先的高性能信号处理解决方案和 RF IC 供应商，最近推出一款用于无线通信系统的 PLL（锁相环）频率合成器 ADF4351，它实现了集成度、性能、灵活性与频率范围的业界最佳组合。就单个 RF器件而言，它支持最宽的连续频率范围。
关键字：ADI PLL

GPS接收机载波跟踪环路解决方案

0引言随着GPS卫星应用产业化进程的逐步发展，对导航接收机关键技术的攻关必将缩短卫星导航终端产品的研发...
关键字：GPS接收机载波跟踪 Matlab FLL PLL

共145条 6/10|‹«1 2 3 4 5 6 7 8 9 10 »

pll介绍

魔方之PLL 　　PLL，（Permutation of Last Layer），魔方速度还原法CFOP的最后一步，是将最后一层的方块移动到正确位置的一步。共有21个公式。（还有其他版本）　　--------------------------------------------------------------------------------------------- 　　PLL( [ 查看详细]