返回首页|论坛|问答|博客

AES算法的快速硬件设计与实现

基于FPGA并采用流水线技术和优化设计,提出了一种更高效的AES算法IP核的硬件设计方法.在使用较低时钟频率的情况下,可以获得更大的数据吞吐量和更快的传输速度. ……
如您已是会员？请登录浏览全文
用户名：
密码： 忘记密码？
下次是否自动登陆：是否
第一次访问EEPW？
不要犹豫，注册成EEPWer，视频、文档、白皮书随你看

关于我们|广告服务|企业会员服务|网站地图|联系我们|友情链接|手机EEPW
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
Copyright ©2000-2020 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备12027778号-2