ArielLin

菜鸟

加TA为好友
论坛动态
我的空间
我的文档
我的电路
我的收藏
个人资料
我的好友
知识问答
我的评论

今日你签到了吗?论坛动态

来自论坛2016-07-02 22:46

RE: 电子钟VHDL设计

请问那个semin是代表什么呢？enmin是秒的进位输出吧，enmin_2=(seminandclk); enmin=(enmin_1orenmin_2);这两行又是什么意思呢？……
1
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司