时序设计4

时序设计4


[pic]第四章 时序电路


Sequential Circuits

4.32 同步时序电路设计
…


状态化简（Reduction of State）(书页168－176)
在根据文字描述的设计要求建立原始状态图的过程中，由于状态设置的考虑与方
法不同，可能得到多种形式的原始状态图。但只要过程正确，所得的各种形式原始状态
图都是正确的，但状态图中的状态数和结构可能存在较大差别。
例：推导一时序电路原始状态图。其功能是对一随机串行输入序列进行检测，当
对电路连续输入三个和三个以上的1时，输出Z为1，其它情况输出Z均为0。
解1：为对连续输入的三个二进值进行检测，对可能出现的八种情况设置状态进行
记忆。
SA：000，SB：001，SC：010，SD：011，SE：100，SF：101，SG：110，SH：111
。
分别以每种情况为现态，求出输入X为0和1时的次态及输出值，可得所有状态的转
移连接。从而得如下状态图表。
[pic] 解1的原始状态图
|现态 |次态NS |输出Z |
| |x=0 |x=1 |x=0 |x=1 |
|SA:000 |SA |SB |0 |0 |
|SB:001 |SC |SD |0 |0 |
|S