EEPW首页
每日头条
深度报道
电子方案
资源下载
论坛
首页
(current)
分类
嵌入式
硬件设计
测试测量
EDA设计
编程语言
综合技术及应用
无线通讯
电工类电子技术
基本技能
智能硬件&物联网
人工智能
DIY
大赛
厂商索引
研讨会直播
EETV首页
EDA设计
FPGA/CPLD/ASIC
为什么自适应均衡器是收发器设计关键的两大原因
为什么自适应均衡器是收发器设计关键的两大原因
标签:
Xilinx
FPGA
公司:
Xilinx
分类:
技术应用
立即播放
课程简介
在FPGA设计中,大家都认为串行链路的构建难度大,尤其是对10Gb以上的系统,您必须解决系统中的插入损耗,反射串扰以及各种噪声,赛灵思刚好可以弥补您提到的这些缺陷。
课程目录
为什么自适应均衡器是收发器设计关键的两大原因
00:05:30