EEPW论坛

网站首页
首页» 技术SOS» EDA与制造» SoC/ASIC

技术SOS-SoC/ASIC

最新 | 待完成 | 已完成
共13条 1/1 1 跳转至 页
不知道哪位工程师有SOC芯片设计经验，懂架构并且有蓝牙、NB-IOT基带芯片SOC整合设计或架构设计经验.... 10分
19155735376 |状态： |回答数：4 |2022-10-21 10:43:31
求助，将xapp1218移植到zedboard板子上，大体流程是什么？ 5分
2924626223 |状态： |回答数：2 |2018-02-22 20:32:12
求问在ZYNQ上跑linux，如何开发多寄存器的AXI4_IP的驱动 5分
Yker |状态： |回答数：0 |2015-07-22 18:03:53
cpld不用的管脚怎么办呢？ 5分
溪风的天地 |状态： |回答数：4 |2015-03-12 09:25:51
ZC702 (Zynq) board上启动uart0
gj443193911 |状态： |回答数：0 |2014-05-29 09:11:07
zynq_7000 MIO uart0 配置 5分
gj443193911 |状态： |回答数：0 |2014-05-28 19:20:47
xc7z010配置uart0的问题
gj443193911 |状态： |回答数：0 |2014-05-28 18:16:01
如何快速掌握用FPGA实现A/D采样？其优势有哪些？ 20分
正阳男 |状态： |回答数：4 |2014-05-08 21:29:50
用basys2 或者cpld板子做vga接口实验，程序代码及具体语句中文解释，尤其是彩色区域赋值的部分中文详解
573181735 |状态： |回答数：4 |2014-03-17 10:07:20
verilog 如何用门元件实现8位寄存器
haibao421 |状态： |回答数：1 |2013-11-06 21:36:22
DC（Design Compiler）读取设计的RTL代码并且使用时序约束 5分
liping09003 |状态： |回答数：3 |2013-09-09 16:31:54
[12238027036]频谱分析仪 仪器仪表
ttllqq120 |状态： |回答数：1 |2013-05-10 12:07:58
Synplify的date问题
zxwroot |状态： |回答数：7 |2010-09-12 10:13:25
最新 | 待完成 | 已完成
共13条 1/1 1 跳转至 页