降低工业应用的总体拥有成本

摘要：大约三分之一的嵌入式设计人员考虑在嵌入式应用中采用FPGA，他们认为在设计中使用FPGA过于昂贵。但是，从系统级了解总体拥有成本(TCO) (由产品生命周期中的开发、改进、替换和维护成本来衡量)，您会发现FPGA是分立微控制器(MCU)/数字信号处理器(DSP)/ASSP产品灵活的竞争方案。

引言

　　工业自动化和过程控制生产商一直面临持续的全球竞争和经济压力，商业模式和利润不断受到威胁，不得不应对成本挑战，包括：

　　● 利润和研发投入;
　　● 产品及时面市压力以适应经济状况的变化;
　　● 高效使用有限的资源以更新和替换现有产品，或者发布新产品;
　　● 管理产品生命周期。

　　本文使用一个设计实例来帮助包括系统、硬件和软件工程师在内的设计人员理解怎样利用Altera Cyclone^®和MAX^®10 FPGA来降低总体拥有成本(TCO)，它由系统生命周期内的开发、改进、替换和维护成本来衡量。如图1所示，较低的TCO直接提高了毛利润，从而减缓了当今大部分设计团队所面临的压力。

FPGA降低了TCO

　　为阐述Altera Cyclone和MAX 10 FPGA是怎样降低TCO的，本文使用驱动控制应用程序(图2)作为一个实例，用于解决用户可能面临的工业设计难题。MCU和DSP是目前这种运动/驱动控制体系结构的基础，同时FPGA体系结构发展很快。MCU/DSP体系结构有很好的用户基础，其成熟的体系结构、开发工具以及运动控制算法主要用于单轴驱动应用中。驱动系统越来越复杂，驱动控制轴数量也越来越多，产品功能在增加，MCU/DSP体系结构在性能上很快便不能满足要求，无法灵活地应对市场需求的变化。随着系统性能的提高，设计人员只能提高MCU/DSP频率，优化某一点的软件算法。

　　为解决这一问题，设计人员使用多个DSP器件，结合DSP和MCU器件，或者同时使用MCU/DSP器件以及FPGA来划分其设计的性能和功能。虽然MCU/DSP体系结构能够在一定程度上重新使用代码，但是，重新使用经过高度优化的代码会付出很大的劳动，很难进行划分并将其应用到新器件中。

过渡到工业以太网

　　工业网络过渡到基于以太网的网络，通常需要将驱动系统连接至这些工厂网络。而MCU和一些较新的数字信号处理器能够支持(标准)具有软件开销的以太网TCP/IP，这种组合会有问题，原因如下：

　　● 大部分MCU带宽不足，大部分数字信号处理器不能在处理工业以太网和现场总线协议的同时完成驱动控制。

　　● MCU在其PWM输出上进行精确运动控制的能力有限。

　　● 很多DSP器件无法满足TCP/IP堆栈要求，因为其体系结构缺少支持TCP/IP所需要的字对齐功能。

　　这些难题意味着设计人员不得不使用更多的MCU、ASSP或者FPGA器件以连接目前的产品和工业网络。

缩短产品面市时间

　　使用一个或者多个MCU或者DSP器件实现驱动控制功能，考虑额外的网络和安全要求，这都会将开发时间延长18到24个月。额外的时间意味着提高了研发成本，有可能降低收益和利润。当电路板上增加额外的元器件时，也会增大产品的BOM成本。

使用现有软件

　　软件工程师可以把他们的MCU/DSP经验应用到可编程嵌入式CPU上，例如，Altera的双核ARM Cortex^®-A9 MPCore™，Nios II嵌入式处理器，ARM Cortex-M1和Freescale的ColdFire V1内核，这些都可以与Altera FPGA一起使用。

　　当今电子产品的功能要比10年前强大得多，而且更加灵活和复杂，包括使用处理器、操作系统和应用软件所实现的功能。很多产品已经发展到软件设计上的投入时间要比硬件设计多出很多人工年。这表明，考虑到产品更新，选择的处理器如果不支持与当今系统相同的操作系统，会需要进行大量的软件导出工作，导致工程在器件选择和灵活性上受到很大限制。