XILINX 发布 65NM VIRTEX-5 系列

XILINX 发布 65NM VIRTEX-5 系列——
业界最高性能的平台 FPGA

公司希望凭借领域优化的新系列 FPGA，进一步推进向 224亿美元 ASIC/ASSP/PLD 市场的进军

可编程逻辑解决方案世界领先提供商赛灵思公司 (NASDAQ: XLNX)，发布其新的 Virtex™-5 系列领域优化现场可编程门阵列 (FPGA)，该系列基于业界最先进的 65 纳米 (nm) 三极栅氧化层技术、突破性的新型 ExpressFabric™ 技术和经过验证的 ASMBL™ 架构。在今天一份相关的声明中，赛灵思宣布发运首批 Virtex-5 LX 平台，更多平台将在未来 18 个月内陆续发运。
关键设计团队在工艺技术、架构和产品开发方法学方面的创新，使 Virtex-5 FPGA 在性能和密度方面取得前所未有的进步——与前一代 90-nm FPGA 相比，速度平均提高 30%，容量增加 65%——同时动态功耗降低 35%，静态功耗保持相同的低水平，使用面积减小 45%。 
Virtex-5 系列代表了赛灵思获奖的 Virtex 产品线的第五代产品。自从 1998 年推出以来，Virtex 系列已成为业界高性能 FPGA 领域首选产品，累计营收超过 40 亿美元。通过今天的新闻发布，将有比以往更多的设计者从赛灵思 FPGA 的内在灵活性和成本优势中获益，推动公司进一步向 224 亿美元*的整个 ASIC/ASSP/PLD 市场高性能板块进军。
“通过采用 65 nm 三极栅氧化层工艺，再加上我们的 ASMBL 架构和革命性的 ExpressFabric 新技术的独特优势，Virtex 设计团队提供了目前市场上任何 FPGA 中最高水平的性能、密度和特性集成度，”赛灵思董事会主席、总裁兼首席执行官 Wim Roelandts 说。“大量的应用正越来越多地在系统核心中采用我们的平台 FPGA，这些应用涵盖了从联网和电信基础设施到无线基站和多媒体/视频/音频应用的广泛领域。Virtex-5系列FPGA可加快取代传统的定制IC这一趋势。”

Virtex-5 系列——终极系统集成平台
基于成功的 ASMBL（高级硅模组块）架构，Virtex-5 系列包括面向高速逻辑、数字信号处理 (DSP)、嵌入式处理和串行连接性应用四种领域优化的平台。通过 ASMBL 架构方法，赛灵思提供了更大的器件选择自由，使客户能够选择最适合其特定设计的特性和容量组合。就像 Virtex-4 系列一样，在每种平台中客户可以在各种 Virtex-5 器件选项中进行选择，以获得与最终产品要求匹配的最佳特性组合。Virtex-5 LX 平台首批器件现在发运，其它各种平台将在 2006 年下半年至 2007 年上半年期间陆续发运： 
•    Virtex-5 LX，高性能逻辑——现在托运
•    Virtex-5 LXT，具有串行连接性的高性能逻辑——2006 年下半年
•    Virtex-5 SXT，具有串行连接性的高性能 DSP——2006 年下半年
•    Virtex-5 FXT，具有串行连接性的嵌入式处理——2007 年上半年
“三合一”网络基础设施翻新推动可编程性需求
凭借其新的 Virtex-5 系列内在的性能与灵活性优势和公司在通信领域的历史优势，赛灵思准备通过与客户合作，在下一次互联网浪潮中——即语音、视频和数据融合于同一网络，广泛称为“三网联合业务”——扮演重要角色。
在预期消费者对新型移动和固定业务的需求将不断增长的情况下，如何使现有的网络基础设施获得重生已成为全球电子行业急需解决的迫切问题。这一趋势为半导体公司在广阔的最终市场板块带来巨大的成长机会，包括有线/无线通信、消费电子、音视频广播、存储器与服务器，及测试与测量等领域。  
专家们认为，“三网联合业务”将促使对高性能平台 FPGA 的需求形成高峰，使他们能够适应不断演进的消费需求、变化的行业标准、上市时间与成本压力、以及对未来保护系统的需求。 
“带宽聚集 (aggregation) 需求将增长 10 倍或更多，最终每通道将需要 20-50 Mbps 带宽，以传送这些新业务，”The Linley Group 公司高级分析师 Bob Wheeler 说。“高性能可编程解决方案，如 Virtex-5 系列，将在这一通信基础设施翻新过程中在分组处理与传输方面扮演关键角色。”
据 ABI Research 公司分析师 Alan Varghese 分析，“未来的 SoC 解决方案必须将灵活性与极高性能的 DSP、处理和连接性能力相结合，以满足传送语音、视频和数据的聚集带宽需求。这种解决方案的一个例子就是赛灵思 Virtex-5 系列，这使该公司为把握这些即将到来的市场机会处在非常有利的地位。”
终极系统集成平台满足苛刻客户要求
赛灵思与全球成千上百位系统设计师商讨定义其下一代 Virtex-5 产品系列，在每一平台中构建关键特性，以解决设计者对更高性能、更低功耗、高带宽接口、更低系统成本和更短设计周期的需求。在 Virtex-5 系列的关键创新中，包含在 Virtex-5 LX 平台中的有： 
•    65-nm ExpressFabric 技术与硬化 IP 块提高性能——业界首个具有六个独立输入的查找表 (LUT) 和新型对角互连结构，减少了逻辑层次，改进了构造块之间的信号互连，使逻辑性能比上一代 Virtex-4 平均提高 30%。此外，65-nm 结构通过在少 45% 的管芯面积上实现功能提高了逻辑利用率，并降低了动态功耗。其它增强功能及新的优化至550 MHz的硬化 IP 块包括：具有 ECC 选项的 36 K 位大型双端口 BRAM/FIFO 块，用于实现更高的片上存储器带宽；除 DCM/PMCD 之外，带有 PLL 的时钟管理模块 (Clock Management Tile, CMT)，用于实现最高质量的时钟；以及一个具有增强乘法器的 DSP48E 块，用于实现高精度、高性能信号处理。
•    第二代 I/O 技术简化接口设计——第二代稀疏锯齿形 (Sparse Chevron) 封装技术可以让设计者使用多达 1,200 个用户 I/O，支持 1.25 Gbps 双数据速率和 800 Mbps 单端信号传输，具有最高的信号完整性，最低的系统噪声，同时可以简化印刷电路板 (PCB) 布局。第二代 ChipSync™ 技术应用于每个 I/O，该技术同样得到了增强，以改进源同步接口中时钟/数据的动态现场校对能力。这些 I/O 技术结合在一起，确保了 DDR2 和 QDR II 等高带宽接口的可靠操作。 
•    65-nm 三极栅氧化层技术、硬化 IP 块降低功耗——65 nm 工艺下 1.0 V 内核和减小的内部电容，使 Virtex-5 器件比上一代器件降低 35% 的动态功耗。通过独特的三极栅氧化层技术平衡性能与功耗，Virtex-5 FPGA 打破了更小工艺几何尺寸产生更大泄漏电流的行业发展趋势，保持了与其上一代 90 nm 工艺同样低的静态功耗水平。硬 IP 块中的 ExpressFabric 与省电模式进一步降低了功耗。这些能力将帮助设计者满足其功耗预算，防止热失控和降低对散热器和风扇的需要。
•    提高的集成度实现更低系统成本——与上一代 FPGA 相比，Virtex-5 系列提供多 65% 的逻辑单元（330,000 个 LC）和多 25% 的用户 I/O（1,200 个 I/O）。通过提供包括宽范围器件的四种领域优化平台，客户将只需支付需要功能的费用。配备新的串行外围接口 (SPI) 和字节宽度外围接口 (BPI) 配置模式，以支持低成本商用闪存，进一步降低了系统成本。
•    赛灵思 ISE 软件工具及服务缩短设计周期 ——设计者利用 ISE™ Fmax 技术、PlanAhead™ 设计分析软件和以经过预先验证的 IP 核，可以快速达到 FPGA 性能目标，同时利用 ChipScope™ Pro 工具的高级验证和实时调试功能，还可以缩短调试周期时间。其它在线资源、培训课程、高级支持服务及赛灵思设计服务 (XDS) 全球网络，将确保项目按时完成。 
目前可用的合作伙伴解决方案
    在 Virtex 系列历经近十年创新而建立起来的广大合作伙伴生态系统的基础上，赛灵思与合作伙伴紧密协作，制作出专门用于优化 Virtex-5 架构新特性的设计工具和评估板。请查看来自 Synplicity、Mentor Graphics 和 Magma Design Automation 的相关合作伙伴新闻。