CadenceRTL-to-GDSII流程帮助夏普缩短设计周期

　　全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)，日前宣布夏普公司已经采用CadenceEncounterRTL-to-GDSII流程开发其CMOS图像传感器，与过去的设计流程相比，在设计周期方面加快了两倍。除了加快产品上市时间外，夏普在时序、面积和生产效率方面也获得大幅改进。

　　“改用CadenceEncounter RTL-to-GDSII流程后，我们看到设计周期有了大幅度的改进，设计质量也更高了，”夏普电子元件及设备集团感应设备部门产品规划科部门副总经理兼科室总经理Naoya Fujita说，“我们超越了设计要求和期望，并且期待着继续与Cadence合作，满足高质量CMOS图像传感器越来越高的要求。”

　　夏普此次采用完整的Cadence RTL-to-GDSII流程 包括标准化的Encounter RTL Compiler、Encounter Conformal Equivalence Checker、Encounter Digital Implementation和Encounter Test。

　　与其之前的设计方法相比，夏普获得的优势包括更好的拥塞处理能力以及更快的时序收敛。

　　“Cadence致力于继续推进数字设计和实现，”Cadence硅实现部高级副总裁Chi-Ping Hsu博士说，“我们与夏普的设计团队密切合作，展示了我们技术领先的Encounter RTL-to-GDSII流程如何帮助他们在这个竞争激烈的CMOS图像传感器领域里实现和超越他们的目标。通过合作与技术投资，我们能帮助夏普等公司实现尽可能最高的芯片质量，并极大加快产品上市时间。”