射频识别阅读器中信道选择滤波器的设计

　　图3给出了FBDDA的示意图及按照负反馈方式构成的全差分缓冲器结构。FBDDA的输入输出关系可以表示为:

　　Ao 为理想状态下运放的开环增益。当采用负反馈时可以得到如下的关系:

　　以上关系仅当Aoy ] 时才可以成立， 所以在设计运放时开环增益越大越好。

图3 FBDDA 与全差分缓冲器

　　图4所示为FBDDA。图4( a)是一种两级结构的运算放大器， 是FBDDA的核心电路， 图4( b)与图4( c)所示电路分别用来稳定运算放大器第一级输出与第二级输出的共模电平。运算放大器的第一级放大器由两个差分对构成， 使得电路具有四个输入端。为了获得良好的噪声系数， 电路的输入管为PMOS管(M9、M10、M11、M12 )， 负载管为NMOS 管(M15、M16 )。运算放大器的第二级为共源级结构，输入管采用NMOS管(M14、M17 )， 负载管采用PMOS管(M6、M18 )。电路采用米勒补偿电容(Cc )和调零电阻(Rc )以保证运放的闭环稳定性。经过计算可以得到全平衡差动电路的小信号增益如下式所示:

图4 全差分差动放大器电路

　　其中gm 和ro 分别表示MOS管的跨导和输出电阻。

　　为了提高运放的增益， 可以增大gm 和ro。经过计算放大器的等效输入热噪声可表示为:

　　其中K为波耳兹曼常数( 1. 38 @10-23J/K)， T 为开尔文温度。从上式可以看出， 要减小整个运放的噪声，输入管应使用较大宽长比的PMOS管， 负载管应使用较小宽长比的NMOS管。一般的共模反馈电路在设计时都是放在第二级的输出端， 用来稳定运放的输出电压[ 8]。本文为了满足在所有工艺角中运算放大器的性能， 在运放的第一级也添加了共模反馈电路， 用来稳定第一级的输出电平。本文设计的两种不同结构的共模反馈电路如图4( b)、4( c)所示。