首页 资讯 商机 下载 拆解 高校 招聘 杂志 会展 EETV 百科 问答 电路图 工程师手册 Datasheet 100例 活动中心 E周刊阅读 样片申请
EEPW首页>> 主题列表>> 抗混叠架构

抗混叠架构文章进入抗混叠架构技术社区

常见问题解答:如何设计采用Sallen-Key滤波器的抗混叠架构

  • 简介此KWIK(技术诀窍与综合知识)电路应用笔记提供了解决特定设计挑战的分步指南。对于给定的一组应用电路要求,本文说明了如何利用通用公式应对这些要求,并使它们轻松扩展到其他类似的应用规格。 在任何采样系统中,例如涉及ADC的测量系统中,有一种称为混叠的现象,它可能导致处于较高频带的信号“向下折叠”到奈奎斯特频带,使其与目标信号无法区分。奈奎斯特频率是采样速率fs的一半。由ADC采样的电路带宽应小于采样速率的一半。混叠会导致干扰信号和噪声污染输出,从而影响测量精度。图1和图2分别显示了正确采样(高采样速率)
  • 关键字:Sallen-Key滤波器抗混叠架构
共1条 1/11

抗混叠架构介绍

您好,目前还没有人创建词条抗混叠架构!
欢迎您创建该词条,阐述对抗混叠架构的理解,并与今后在此搜索抗混叠架构的朋友们分享。 创建词条

热门主题

关于我们- 广告服务- 企业会员服务- 网站地图- 联系我们- 征稿- 友情链接- 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案京ICP备12027778号-2 北京市公安局备案:1101082052 京公网安备11010802012473