基于单晶片CMOS语音合成的ASIC设计

　　3.1 时序产生电路

　　这部分电路给整个语音合成芯片提供时钟信号，该语音合成芯片只包括个时钟，就播放速度。芯片以LOGPCM编码方式所存储语音信息8位，采PWM进行调制，就需至少28倍PWM数据读频率进行调制，使得PWM信号输出占空比能实现256级。语音信号以8KHz采样频率，因此以8K×256=2M时钟频率进行调制，从而实现芯片常播放。ASIC设计，达2MHz时钟频率，采环行振荡器，该电路3个CMOS反向器，1个电容个片电阻，调节片电阻以产生不同频率振荡信号，因此以通过改变部电阻值实现不同播放速度。同时芯片部二分频电路串联实现28分频。

　　3.2 输入信号控制模块电路

　　输入信号控制模块输入信号IO1IO2ROM地址进行端控制，确定播放语音段，该芯片设计ROM有16根地址，8根数据线，语音分割成四段，每段语音占据4000H个地址单元，第段语音存储地址范围从0～3FFFH，第二段语音存储地址范围从4000H～7FFFH，第三段语音存储地址范围从8000H～BFFFH，第四段语音存储地址范围从C000H～FFFFH。该电路设计，避免些状态误动作，故输入信号IO2、IO1进行两级寄存，首先检测IO2升沿，当IO2升沿，signal输出端口先输出“00”信号（signal输出端就级模块：地址输出模块信号控制输入端）；使得每检测次IO2升沿，就让个2位计数器加1，IO2经过寄存器，再次检测升沿，signal输出“01”信号。然启动地址输出模块，当IO1升沿，首先判断IO2否电平，只有IO2电平状态，IO1才能动作，工作方式IO2样；否则IO1无效。电路原理图如图2所示。

基于单晶片CMOS语音合成ASIC设计" src="http://img.kanwenzhang.com/images/t2/200907/20090705030558750.jpg" width="555" />

3.3 ROM地址输出模块

　　ROM地址输出模块接收级输入信号控制模块控制信号，根据不同控制信号，输出不同地址信号读ROM数据，ROM有16根地址线，因此ROM地址输出模块设计16位加法计数器，首先设计个2位加法计数器，再由两个2位加法计数器构成个四位加法计数器，然由3个四位加法计数器构成个12位加法计数器，最由12位加法计数器个2位加法计数器构成14位加法计数器，14位加法计数器刚好能从0计数3FFFH，就第段语音存储地址范围，其各段语音存储开始地址相当于3FFFH相应倍数加1，因此采倍乘，其计算：DOUT=C+MUL×(D+1),其DOUT表示输出ROM地址；C表示14位加法计数器；MUL表示播放该语音段号减1；D常数3FFFH。电路原理图如图3所示。

　　　3.4 脉冲宽度调制（PWM）模块

　　该模块存储ROM数据进行解码，解码音频信号直接由喇叭进行输出，其就：连续调制信号各瞬时值脉冲载波持续时间进行调制。实际就数字信号转化成模拟信号，从而使声音还原[2]。已调脉冲信号宽度随调制信号瞬时值而，当脉冲幅度不变时，调制信号完全由脉冲宽度表示，信号传输，使信号幅度失真干扰得解决，以限幅加以消除。由于语音信号采样频率8KHz，使得输出信号占空比256级，则8位计数器实现0256计数，让输出信号“1”时间维持相应数据长度。而数据读入系统调制时钟（2MHz）降沿临时开始动作，且当8位计数器“0”时开始读入数据。因此时个PWM调制完成，而个调制周期还没开始时隙，只有这个时隙开始读入数据才能不影响PWM调制[3]。最读入数据当8位计数器计数值进行比较，假如计数值于当读入数据值，则端口1（PWM1）输出电平“1”，否则输出电平“0”，这样让输出信号占空比根据输入LOGPCM数据而发生，从而实现语音输出功能。电路原理图如图4所示。