基于AD6624的CDMA反向基带滤波器的设计

滤波器设计与仿真

抽取系数的确定

根据目前的设计，A/D采样率为48 Chip，基带信号的采样率为2Chip，所以在RSP内可以实现24倍抽取，RCF内滤波器的阶数最高为24阶。为了避免信号混叠，保持最佳的滤波性能，并降低对逻辑( FPGA)内的FIR滤波器性能的要求，需要在rCIC2、CIC5和RCF之间合理的分配抽取率。

(1)rCIC2抽取率的确定

rCIC2滤波器是一个二阶级联积分梳状滤波器，可以实现1～4096倍抽取(MrCIC2)和1～512倍插值(L rCIC2)，对其唯一的要求是抽取和插值的倍数必须满足LrCIC2/MrCIC2≤1的关系。由于AD6624中rCIC2只有两级，且由于CIC的过渡带和阻带的衰减性能不太好，这样旁瓣电平比较高，当Mm1时，旁瓣电平最多只比主瓣电平低27dB，由于阻带衰减很差，无法满足抗混叠要求，一般不做高阶抽取。在本设计中，考虑到采样率(48 ChiP)远大于信号带宽(0. 59450MHz)，则只要保证抽取后无混叠信号带宽大于信号的带宽，就不会引起混叠，于是取MrCIC2= 2，L rCIC2= 1，则抽取后的采样率变为24Chip，无混叠信号带宽为12ChiP( 14. 7456MHz)，大于信号带宽。

(2)CIC5抽取率的确定

CIC5的可编程抽取率(MCIC5)大小为2～32。对CIC5抽取率的选取主要从以下3个方面考虑。

1)处理增益

由Q级CIC滤波器频率响应的表达式HQ ( ejω)=DQ.SaQ (ωD/2).Sa- Q (ω/2)可知，CIC抽取滤波器有一个处理增益DQ。随着滤波器级数Q和抽取因子D的增大，处理增益也越大，但是因为CIC5的运算精度有限，所以增益不能过大，否则容易引起溢出或降低运算精度。

2)抗混叠性能

为了降低混叠影响，获得足够大的阻带衰减，在输入采样速率一定的前提下，尽可能的采用小的抽取因子。

3)带内平坦度考虑

随着抽取率的增高，通带内的信号衰减也增大，不过带内衰减可以在后级滤波器中进行补偿。鉴于以上几个因素的综合考虑，选取MCIC5= 6。

(3)RCF抽取率的确定

图4　rCIC2和CIC5的幅频响应

因为整个基带信号处理要实现24阶抽取，已确定MrCIC2= 2、MCIC5= 6，所以MRCF= 2。在RCF的处理中，经过rCIC2和CIC5的高倍抽取，此时数据的采样率已经变得很低，所以对RCF的抗混叠性能要求较高，同时还要考虑对单音信号的抑制。经过上面的分析，确定如下系数：MrCIC2= 2、LrCIC2= 1、MCIC5= 6、MRCF= 2。RCIC2和CIC5的幅频响应见图4。由图可见，带内(0～0. 59MHz)衰减小于1dB，CIC5的阻带衰减约为62dB。通常CIC滤波器会引起信号混叠，但如果抽取的信号带宽很窄，则在其信号带宽内这种混叠可以忽略不计，因为CIC滤波器可以对混叠部分提供有效的抑制这里CIC5可以对混叠到带内( 0～0. 59 MHz)的信号抑制82dB。

RCF和FIR设计

在确定了各级滤波器的抽取率之后，接下来就对RCF和FIR的设计了。最终的滤波结果要满足通带为590kHz，带内波动为±1. 5dB，阻带- 40dB@740kHz、- 80dB@900kHz的基带滤波要求。

对于一个24阶的FIR滤波器无法实现上述要求，而RCF的阶数已经确定，无法做得更高，解决的方法有2种，一是采用多通道处理，二是在逻辑内部增加一级FIR滤波器来满足滤波要求。本文主要讨论第二种方案。