可在线升级的FPGA并行配置方法的实现

在当今变化的市场环境中，产品是否便于现场升级、便于灵活使用，已成为产品进入市场的关键因素。而基于 SRAM结构的FPGA器件的出现，为系统设计者动态改变运行电路中的逻辑功能创造了条件，也为现场升级等奠定了基础。但由于 SRAM的掉电易失性，系统每次上电时，必须重新配置数据，只有在数据配置正确的情况下系统才能正常工作。
笔者在实际项目应用中，采用 SST89V564微处理器对FPGA进行快速高效的 PPA数据配置，不仅可以完成对FPGA的上电启动配置，同时利用其 IAP技术还可以在 FPGA配置完以后，通过修改微处理器中的配置数据和参数来实现系统的在线升级。

1.FPGA的 PPA配置过程
FPGA的在线配置方式一般有两类：一是通过下载电缆由计算机直接对其进行配置；二是通过微处理器对其进行配置。前者调试时非常方便，在应用现场是很不现实的，只适合产品的调试，而一般实际产品中采用微处理器对 FPGA进行配置。
FPGA器件 PPA配置时序如图 1所示，其中 nCS和 CS两个片选信号只需用一个，当

选用 nCS作为片选信号控制配置，CS接高电平。其配置过程为微处理器在 nCONFIG引脚上产生一个最少 21µs的低脉冲，等待直至 nSTATUS和 CONF_DONE变低。此时将 nCONFIG置高， nSTATUS会在 nCONFIG跳高后 4µs内跳高，则表示 FPGA可以配置了[1]。
配置成功时，FPGA器件释放 CONF_DONE信号，由外部将其拉高。如果微处理器检
测到该信号为高，则表明配置成功；否则，要对其重新配置。
2.基本硬件组成
2.1 SST89V564RD及接口设计

SST89V564RD是 SST公司的 8位集成 SUPERFLASH 存储器的 51 兼容 MCU，带有 1K字节片内 RAM和 72K字节片内 SUPERFLASH。其片内 Flash分成 Block0（64K字节）和 Block1（8K字节）两块，Block0和 Block1低 8K地址相同，程序运行时，可通过设置特功能寄存器 SFCF对低 8K字节的 Flash程序存储块进行切换，以使程序运行在 Block0或 Block1。微处理器与 FPGA的接口电路如图 2所示。