存储器接连刷新历史最高纪录，768Gbit 3D NAND亮相

　　在“ISSCC 2016”(2016年1月31日～2月4日于美国旧金山举行)会议上，NAND的大容量化和微细化、SRAM的微细化，以及DRAM的高带宽化等存储器技术取得稳步进展，接连刷新了历史最高纪录。除了这些存储器的“正常推进”之外，此次的发表还涉及车载高可靠混载闪存等的应用、新型缓存及TCAM，内容 丰富。

存储器会议共有3个。分别以非易失存储器、SRAM、DRAM为主题。3场会议共有14项发表。其中有12项来自亚洲，日本有2项(内容均为非易失存储器)。下面来介绍一下非易失存储器会议的演讲。

　　“Non-Volatile Memory Solutions”会议上有4项闪存和3项新兴存储器的发表，吸引了240多名听众。闪存方面最令听众感兴趣的是美国美光科技(Micron Technology)的768Gbit 3D(三维)TLCNAND(论文编号：7.7)。与原来(256Gbit)相比容量大幅提高。利用与2D(二维)NAND相同的浮栅型存储单元实现三维积层，在阵列下配置 阵列控制电路(参阅本站报道1)。

　　与美光对抗的是韩国三星电子(Samsung Electronics)的256Gbit TLC V-NAND(三维，论文编号：7.1)。采用电荷捕获型存储单元进化至第三代，增加了WL椎栈数量，实现了大容量化。此次在3D NAND的存储单元构造方面出现多种手段，这一点非常有趣，今后两技术的发展动向值得关注。

　　另外三星还宣布，在2D NAND方面将工艺节点微细化到了世界最小的14nm(论文编号：7.5)。在NAND大容量化的舞台正向3D化转移的情况下，2D领域的微细化也取得了稳步进展，这一点令人印象深刻。

　　瑞 萨电子发表了全球首款满足车载高温可靠性要求的单晶体管MONOS型混载闪存(论文编号：7.6)。可用少量追加掩模来封装，在满足车载要求的温度范围 内，实现了比其他混载闪存大幅降低的擦写能量及1亿次的擦写次数。该混载非易失存储器可将模拟、MCU、非易失存储器集成于一枚芯片，为创造车载控制新解 决方案做出贡献。

　　东芝发表基于STT-MRAM的缓存

　　在新兴存储器方面，东芝继去年之后再次发表基于STT-MRAM的 节能缓存(论文编号：7.2)。该缓存根据CPU的闪存访问预测来实施电源门控，并在内部封装用于在read-modify-write及write- modify-write时只写入反转bit的校验电路，与基于SRAM的缓存相比，使能量削减了93%之多(参阅本站报道2)。业界普遍预计，将 STT-MRAM的高速擦写和常闭适合性充分运于缓存的研究今后将愈发活跃。

　　此外，台湾旺宏电子(Macronix International)等发表了利用阻抗漂移补偿手段使错误读取率降低至以往1/100的MLC PCM(论文编号：7.3)，台湾国立清华大学(National Tsing Hua)等发表了凭借2.5Tr1R单元构成与新型读出放大器的组合实现256bit字长的小面积节能ReRAM TCAM(论文编号：7.4)。