在P87LPC764单片机I2C总线系统中扩展LCD显示器

——

作者：湖南工程学院伍萍辉唐勇奇赵葵银时间：2007-01-26 来源：《国外电子元器件》收藏

1 引言

i2c总线是philips公司推出的芯片间串行传输总线。它仅用串行数据线（sda）和串行时钟线（scl）两根连线便实现了完善的全双工同步数据传送，并可很方便地构成多机系统和外围器件扩展系统。

本文介绍在p87lpc764单片机中利用i2c总线系统中典型的lcd驱动控制器件pcf8577c来扩展256段静态lcd的电路设计方法。

本文引用地址：//m.amcfsurvey.com/article/21042.htm

2 硬件电路设计

2．1 p87lpc764单片机的i2c总线接口

p87lpc764是philips公司生产的一种小封装、低成本、高性能的单片机（具体内容见参考文献2）。它采用80c51加速处理器结构，片内带有支持i2c总线的硬件接口。当激活i2c总线时，p87lpc764端口1中的p1．2与p1．3可分别用作scl和sda总线功能。其i2c总线由3个特殊功能寄存器控制，即i2c控制寄存器i2con、i2c配置寄存器i2cfg、i2c数据寄存器i2dat。各寄存器格式及位含义如下。

a．i2con寄存器

i2con寄存器各位的含义在进行读写操作时完全不同。下面分别介绍其读、写操作格式。

各位功能如下：

rdat：数据接收位。在scl线的上升沿时由sda线上获取。读rdat位时不清除drdy，也不释放scl线。

atn：当drdy、arl、str或stp中任意一个为1时，atn置1。通过测试atn位可判断总线上是否发生某类事件。

drdy：数据准备好标志位。在scl上升沿时置位，读写i2dat寄存器或向cdr写入1时清0。 arl：总线仲裁失败标志位。

str：启动标志位。当检测到启动条件时置1。

stp：停止标志位。当检测到停止条件时置1。 master：当本器件成为i2c总线主控器时置1。

其中：

cxa：写入1，清除数据发送状态。

idle：写入1，则被控制要检测到下一位启动位时才接收总线信息。

cdr：写入1，清除drdy。

carl：写入1，清除arl。

cstr：写入1，清除str。

cstp：写入1，清除stp。

xstr：当装置为主控制器时，向xstr和cdr写入1，使i2c总线发送重复启动位。

xstp：当装置为主控制器时，向xstp和cdr写入1，使i2c总线发送停止位。

b．i2cfg寄存器

sla：写入1，本装置成为i2c总线被控器。

mastrq：写入1，本装置成为i2c总线主控器。

cti：写入1，清除定时器1溢出标志。

tirun：写入1，定时器1开始运行；写入0，停止定时器1运行并将定时器清0。

ct1和ct0用来决定scl线上高低电平的最小时间。

c．i2dat寄存器

i2dat寄存器的读、写格式是不同的。

其中rdat为数据接收位。在scl线的上升沿时从sda中获取。在从i2dat的rdat中读数据的同时，可清除drdy和设置发送激活状态。

其中xdat为数据发送位。下一个要发送的数据写入此位。写xdat时，应清除drdy和设置发送激活状态。

2．2 i2c总线显示器件pcf8577c

a．引脚功能

pcf8577c是i2c总线系统中典型的lcd驱动控制器件，在静态方式时可驱动32段lcd；在双级方式时可驱动64段lcd。若采用多片级联，则最大可构成256段lcd显示系统。另外，pcf8577c还具有显示数据自动增量写入功能，而且编程十分简单。pcf8577的引脚排列如图1所示。各引脚功能如下：

s32～s1：段输出端口。

bp1：背极输出。级联时可作为同步输入端，接第一级的bp1信号作为同步信号。

a2／bp2：在静态驱动方式下，该端作为硬件地址线a2，用于设定8577c的硬件子地址。在双级驱动方式下，该脚用作第二背极输出bp2。级联时则作为同步输入端，接第一级的bp2信号作为同步信号。在双极方式下，其硬件子地址仅由a1和a0来决定。

a1：硬件地址线。片内无下拉电路，不可悬空。

a0／osc：该脚需外接电阻电容来构成振荡器，此时a0被规定为逻辑0，用作硬件地址线。级联时，除第一级之外，其它各级均不外接电阻电容构成的振荡器，而应接vdd或vss来设置器件子地址。

vdd和vss：分别为电源正、负极。

scl和sda：分别为i2c总线的时钟和数据线。

b．数据操作格式

8577c有九个寄存器，其操作格式如图2所示。下面就控制寄存器和段字节寄存器加以说明。

●控制寄存器

控制寄存器用于在微处理机对8577c的一次数据传送过程中装入第二字节（控制字节）。控制字各位含义如下：

mode：驱动方式选择位，“0”为选择静态驱动方式；“1”为选择双极驱动方式。

bank：数据选择位，“0”为选择显示a体数据，“1”为选择显示b体数据。

v5v4v3：这三位与硬件子地址相对应。若器件的从地址与i2c总线上的从地址相符，且v5v4v3＝a2a1a0，则该器件被选中，此时即可接收总线上送来的数据，并将其装入段字节寄存器，否则不予理睬。在双极驱动方式下，由于a2作bp2，故v5无效。

v2v1v0：段字节寄存器sbr的地址位，用来决定将段数据写入哪一个sbr。

用v5～v0可组成段字节向量sbv，它具有自动增量功能。若需一次传送多个段字节数据，可在每装入一个段字节数据后便sbv自动加2（静态方式）或加1（双级方式），以便装入下一个数据；级联时，当一片8577c装满后，sbv自动增量，并指向硬件子地址与之相邻的下一个8577c的sbr。sbv的值可以在111111～000000之间循环滚动。

●段字节寄存器sbr

八个sbr可分成两组，地址为偶数的一组称为a体，奇数组称为b体。在静态方式下，要么显示a体数据，要么显示b体数据。可以通过改变bank位的值来切换显示内容。在双极方式下，八个sbr将同时使用，这时bank为不关心码，a体对应于bp1，b体对应于bp2。

c．总线操作

pcf8577c的总线操作包括从地址和硬件子地址，其中从地址固定为0111010，共七位，是i2c总线委员会分配的。此外，还有三位硬件子地址（a2a1a0）待设定。若应用系统中有多片8577c，则需分别设定不同的硬件子地址来加以区别。选中8577c指的是它的从地址和硬件子地址都被选中。

其中：起始信号s之后的第一个字节中的最低位是方向位，因8577c只能接收数据，所以该位必须为0；其余七位是从地址。若系统含多片8577c，则每片都会对第一和第二字节作出应答；而段数据字节后的应答信号仅由被选中的芯片产生。数据字节可连续多个。如果仅改变bank值，而不改变sbr中的内容，则应在控制字节的应答位之后发送停止信号p，这时被选中的芯片将更新bank。

2．3 显示电路设计

利用p87lpc764扩展lcd的接口电路如图3所示。该电路采用静态驱动方式，由p87lpc764单片机访问8片8577c以组成最大级联系统。每片8577c可驱动32段lcd，因此，共可扩展256段lcd。而在级联应用时，只由第一级构成振荡器，以输出背极信号，并对后级进行同步。

3 软件设计

该应用电路是一个单主i2c总线系统，数据传送操作只有主发送方式，因而在编程过程中没有检测总线错误。数据发送时，每发送1个字节，都应检测应答信号，如无应答信号，建立标志位f0以重发数据。该电路采用静态方式，显示为a体数据。