基于MPC8260处理器和FPGA的DMA接口设计

　　BD(Buffer Descriptors)表是用于指定传输方式、源/目的地址和数据长度等基本信息的数据结构。BD表的基地址由参数RAM中IBASE寄存器的值指定。除IDMA BD表的基地址之外，IDMA参数RAM内还存放有IDMA BD指针、IDMA传输缓冲区的起始地址、IDMA传输缓冲区大小和DMA通道模式等IDMA通道信息。IDMA参数RAM的基地址由参数RAM中IDMAx_BASE寄存器的值指定。IDMAx_BASE寄存器的地址是固定的，如IDMA1_BASE在偏移RAM基地址0x87FE的位置。CP就是通过IDMAx_BASE寄存器找到IDMA参数RAM，再通过IBASE找到BD表的顺序初始化IDMA通道的。具体的寄存器配置可以参考文献[1]第19章的IDMA编程示例。

　　为了提高通道的传输速率，系统中IDMA通道初始化应该注意以下几点：

　　① 需要在SIU中为FPGA配置UPM模式控制MPC8260和FPGA之间的突发读写。不要使用通用目的片选机(GeneralPurpose Chipselect Machine,GPCM)模式。因为MPC8260内存控制的GPCM模式不支持突发传输，IDMA工作在GPCM模式下一方不论传输数据的长度是否满足突发的要求，都只能以普通的单次读写进行。

　　② 把FPGA当作存储器操作，IDMA工作在内存到内存的双地址模式下,缓冲区设为最大的2 KB。

　　③ BD表的配置应该与FPGA中的缓冲区一一对应。BD表结构中的CM(Continuous Mode)位应该设置为缓冲链模式，在每一个BD表传输完之后，清BD表的有效位；同时，CP根据下一个BD表的值自动装载IDMA寄存器进行后面的传输。

　　IDMA通道初始化以后等待CP发出START_IDMA命令开始传输。在最后一个BD表传输结束时触发中断信号通知PowerPC内核本次传输过程的完成。传输过程中会发生改变的通道设置寄存器包括IDMA BD表指针、源地址、目的地址和BD表有效位等，所以在BD表传输结束的中断处理程序中需要恢复这些寄存器为下一次传输作准备。

2.1.2 中断处理

　　系统设计中使用了两类中断方式: IRQ引脚引入的外部中断和CPM触发的内部中断。初始化过程包括：使能对应的中断屏蔽位、选择中断优先级、连接对应中断向量号和中断服务程序等。为了保证较好的传输实时性，需要把中断优先级尽量设得高一些。

　　与一般中断处理过程的区别在于：MPC8260中断处理控制器采用分级结构来扩展中断信号总数。CPM内的中断就是二级中断，需要通过CPM中断控制器和SIU中断控制器两级中断控制。本设计中用来通知内核本次传输过程结束的中断是CPM内最后一个BD表传送结束的信号BC(BD Completed)。BC信号和命令结束等几个信号一起通过SIU中断挂起寄存器中的IDMA位向内核发出中断信号。所以在中断初始化时要同时有效IDMA屏蔽寄存器和SIU中断屏蔽寄存器对应的比特位。具体的中断初始化实例如下：

　　尤其要注意的是，中断处理程序结束之前的清SIU中断挂起寄存器，不能直接在SIU中断挂起寄存器的IDMA位写1，而是要通过在IDMA事件寄存器的BC位写1来间接地清SIU中断挂起寄存器。

2.2 FPGA部分程序

　　系统中的FPGA芯片选用Xilinx公司的VirtexII 3000。利用VirtexII内嵌的大容量BlockRAM配置为单口RAM来做缓冲区，在程序中可以用Xilinx的集成开发环境ISE 7.1i内部自带的IP核生成。对FPGA来说，由于数据的输入/输出都是顺序的，所以两端都只要1根地址线用于区分相邻的两个数据就可以了。地址线配合内部计数器构成读写指针，当写指针从缓冲区的一半跳到另外一半时发相应的中断信号。

　　FPGA设计的关键部分是和MPC8260的总线接口设计。通过适当选择缓冲区的起始地址和长度，可以使MPC8260读FPGA都以突发的方式进行。设计中，MPC8260对FPGA的突发读写遵循自己配置的UPM模式，所以要综合考虑UPM模式设计和FPGA读写逻辑设计。在设计UPM模式时，可以在每次MPC8260锁定数据总线数据之前由通用功能信号线(General Purpose Line，GPL)产生一个下降沿通知FPGA往数据总线上写新数据；或者通过GPL把总线时钟送到FPGA达到收发同步来完成MPC8260与FPGA之间的读写。

　3 总结

　　结合MPC8260的中断处理和IDMA传输机制，设计了一种MPC8260和FPGA之间的高速数据传输接口。测试结果显示：采用循环读的方式把FPGA中的数据复制到SDRAM中，数据传输速率只有11 Mbps左右；而采用本文介绍的IDMA方式，最高速率能够达到500 Mbps，并且内核占用率较低，实验结果完全能够满足系统设计需求。本研究对于 Power PC系列CPU的接口设计有一定的参考价值。

参考文献

　　[1] Freescale. MPC8260 PowerQUICCTM II Family Reference Manual .MPC8260RM Rev.2, 2005-12.

　　[2] Freescale. MPC8260 PowerQUICCTM II IDMA Functionality.Rev. 3,2006-02.

　　[3] Freescale. MPC8260 IDMA Timing Diagrams. Rev. 4,2006-07.