标准接口的基本技术知识

　　DDR2/移动DDR

　　DDR2 是双陪数据速率 （DDR） SDRAM规范的后继标准，这两个标准互不兼容。DDR2 在总线时钟信号的上升沿与下降沿传输数据，并能够以更高的总线速度运行，从而可实现每个内部时钟周期四次的数据传输。

　　简化型 DDR2 控制器包括以下设计块：

　　· 存储器控制；

　　· 读取接口；

　　· 写入接口；

　　· 以及 IO 块。

　　这些块以及它们与 DDR2 存储器芯片及核心逻辑的关系见图 2 所示。

图 2:简化型 DDR2 控制器的实施

　　存储器控制块发出存储器对专用核心逻辑的访问，反过来也是如此。读取物理块负责处理在各个读取周期中采集数据的外部信号时序，而写入物理块则使用适当的外部信号时序管理时钟与数据的发出。

　　字节宽度双向数据选通 （DQS） 随数据 （DQ） 通过外部方式传输，用于采集目的。DQS 在读取存储器时由控制器通过边缘对齐的方式传输，而在写入存储器时则采用中心对齐的方式。片上延迟锁相环 （DLL） 用于锁住 DQS 及相应的 DQ.这可在电压及温度发生变化时确保它们能够彼此跟踪。