Xilinx发布ISE 6.3i设计套件

　　可编程逻辑领域全球领导厂商赛灵思公司（Xilinx, Inc）今天宣布从即日起在全球正式推出针对XilinxÒ Virtex-4Ô系列平台FPGA而优化的集成软件环境（ISE）6.3i版。新版ISE 6.3i解决方案可充分发挥Virtex-4架构的优点，支持高达20万逻辑单元和500 MHz的性能。与前一代相比，ISE 6.3i可支持的器件密度翻了一翻，性能价格比则是原来的10倍。ISE 6.3i和Virtex-4 FPGA相结合,使得多个领域内的可编程系统设计更为容易，这些领域包括高性能逻辑、嵌入式处理、高性能数字信号处理和高速连接应用。

　　同时，ISE 6.3i版也进一步扩展了赛灵思公司在主动时序收敛和集成方面的领导地位，而且还降低了大批量FPGA和CPLD应用的总体设计成本。易于使用的创新物理实现选项以及对第三方电子设计自动化工具的支持，使得FPGA构造的性能比最接近的竞争产品还要快40%。ISE 6.3i还是赛灵思公司迄今推出的一个最容易获得和使用的具备新的支持Linux Red Hat Enterprise 3.0操作系统功能的设计解决方案。

　　“由于Virtex-4系列具有如此高的性能水平和器件密度，因此采用Virtex-4系列进行设计也需要编译速度快且集成紧密的设计工具套件。通过推出ISE 6.3i，赛灵思公司再次实现了自己的目标，并且在设计结果质量和生产力方面再次为业界确立了新的标准。”赛灵思公司可编程逻辑解决方案部执行副总裁Rich Sevcik说，“ISE提供的新技术使得设计人员可充分利用我们平台FPGA架构的潜力，并完全发挥其相对于缺乏创新性的ASIC设计方法的优势。”

下一代Virtex-4 FPGA设计

　　ISE 6.3i包括了一系列增强功能，旨在提高生产力并支持Virtex-4平台FPGA所集成的100多项新器件特性。这些新特性在今天同时发布的另一新闻中有详细的描述（http://www.xilinx.com/cn/prs_rls/silicon_vir/0493virtex4.htm）。Xilinx公司已从今年2月起向Virtext-4的早期使用计划客户提供Virtex-4设计支持。

　　ISE结构向导（architecture wizard）可快速配置高性能Virtex-4芯片特性，包括新实现的针对快速准确源同步接口设计的ChipSyncTM向导(ChipSyncTM Wizard)，以及支持新的Virtex-4 XtremeDSP设计的XtremeDSPTM逻辑片向导(XtremeDSPTM Slice Wizard)。Rocket IO™向导(Rocket IOTM Wizard)使速率高达11.1 Gbps的串行I/O设计更容易，时钟向导(Clocking Wizard)功能则支持对所有Virtex-4、Virtex-II Pro™和Spartan-3™系列器件进行高级内部FPGA时钟配置。

　　PACE（ISE引脚和区域约束编辑器）也支持Virtex-4。通过快速易于使用的图形接口提供了高级引脚管理和逻辑区块平面规划能力。PACE包括了针对并发开关输出（SSO）的关键工程规则检查功能，可帮助确定潜在的地反弹问题。

　　赛灵思综合工具（XST）除了可支持新的Virtex-4器件特性，还提供了比上一代产品更好的性能和器件利用率。

　　PlanAhead™分层平面布局规划器件(The PlanAheadTM Hierarchical Floorplanner)（最近赛灵思通过收购Hier Design公司而获得）为高密度FPGA设计提供了一种新的集成选择，除了Virtex-II Pro和Spartan-3 FPGA系列之外，还支持新的Virtex-4器件。PlanAhead不仅可解决高密度器件设计挑战和高性能时序收敛问题，同时还支持设计重利用以及在设计周期的早期和更高抽象层次上的IP优化，从而可获得更好的总体性能并更快地完成设计。

　　目前可选的ChipScope Pro™ 6.3i实时硬件调试器件支持Linux Red Hat Enterprise 3.0，并提供60天的评估版本，同时还包括新的存储认证，可以更有效率地使用跟踪调试存储器。

　　“我们看到在利用了ISE 6设计工具后我们的FPGA设计在不断得到改善。”StorageTeck公司的FPGA设计工程师Antonio Borrego评价道。“ISE 6不仅缩短了我们合成和进行设计所需要的时间，还使得我们可以非常有效地利用内部器件的功能，从而允许我们可以便捷地在不同工作组间移植项目。”

低成本设计平台

　　ISE 6.3i在成本最低的FPGA平台上继续提供了业界最快的性能。内建的“时序驱动映射”功能合并了布局和映射两个步骤，相比没有利用这一功能的设计，它可使器件利用率高的设计自动获得高达30%的更佳性能，从而有可能在不牺牲时序目标的情况下将更多的逻辑适配到更小的器件中。ISE PACE引脚分配和约束编辑器对于Spartan-3设计还提供了本地时钟支持，从而使片外存储器接口设计更快更容易，而且设计反复也变得更少。这些新的特性进一步增强了Spartan-3器件作为ASIC替代解决方案的低密度低功耗优势。

　　此外，针对不同FPGA和CPLD器件设计对ISE Foundation设计工具功能子集的使用，ISE WebPACK 6.3i解决方案提供了一种快速方便的方法。ISE WebPACK 6.3i是一个完整的开发环境，可满足范围广泛的设计需要，从简单的胶合逻辑，直到生产力和性能无与伦比的中等密度“片上系统”（SOC）FPGA平台。ISE WebPACK易于下载和安装，全球用户超过15万。

平台、价格和供货情况

　　ISE 6.3i支持所有领先的赛灵思产品系列，包括Virtex-4 FPGA系列的三个平台、Spartan-3系列FPGA以及 CoolRunner-II™ CPLD。所有ISE软件版本都支持Windows 2000和Windows XP。 ISE Foundation、ISE Alliance和ISE BaseX还支持Linux Red Hat Enterprise 3.0（有限支持Linux Red Hat 8.0 和 9.0）。ISE Foundation和 ISE Alliance 系列同时支持Solaris 2.8和2.9。

　　所有ISE 6.3配置现正开始供货，价格从695美元至2495美元不等。另外，还可从网上（www.xilinx.com/cn/ise/webpack）免费下载ISE WebPACK 6.3i解决方案，该方案非常适合支持Xilinx Spartan-3 FPGA和Cool Runner CPLD产品。

新客户可访问

www.xilinx.com/cn/ise_eval，获得60天免费试用的ISE评估版。