节能正当其时

节能正当其时
Time to save power

对于所有的消费类电子产品来说，电池的寿命是设计中一个主要的考虑因素。由于消费者通常都期望能买到功能更多而工作时间更长的产品，设计者们正不得不发挥更大的创造性，从电池中榨出尽可能长的工作时间来。
对于上述问题的一个可能的解决办法，是采用更有效的电源转换和稳压元件。但随着这些装置的效率超过90％，改进的空间已经所剩不多。另一种办法是利用新的制造工艺。一般来说，特征尺寸的减小会带来功耗的降低。但随着器件向90nm节点演进，漏电流等物理效应会在某种程度上抵消这些好处。
那么，还可以采取何种措施呢？一个有希望的研究方向是异步逻辑，在这种电路中，各逻辑电路模块并未与系统总时钟耦合在一起。逻辑电路在开关时，显然会消耗能量。如果在不需要时将逻辑电路关闭，就可以实现节能。一些学术机构，如Manchester University的Steve Furber的小组，以及Philips等公司（推出了Handshake Solution），在这一方面正在取得进展（参考NE. 23 Nov. 2004，p45）。
不过，现在有一种过渡办法——可以对处理器的电压和时钟速度进行连续调节，以便实现功耗特性的最优化。National Semiconductor和ARM共同开发、于2003年发布的PowerWise，就是这类方法的一个实例。不过在2月8号于旧金山召开的国际固态电路会议上，Intel正在公布一种类似方案的细节，这种方案是改变Montecito处理器的时钟频率以实现节能。
Montecito采用了成对的Itanium核以及24Mbyte的L3高速缓存。Itanium是Intel和Hewlett－Packard共同开发的、针对服务器市场的64bit处理器。一个Montecito处理器总共有17亿只晶体管。
彻底的反思
National Semiconductor和ARM认为，要解决电池寿命方面存在的困境，需要一次“彻底的反思”。他们相信，解决之道，在于从总体上对整个系统进行考虑，即让整个系统的部件协同工作，以达到所期望的功率/性能水平。
PowerWise正是那样的系统级的方法。其目标是，通过形成闭环系统，让消耗功率的数字IC和提供电源的系统一起协同工作，以达到最高的能量效率，从而降低总的功耗。
National Semiconductor的系统架构设计师Juha Pennanen，已经全力参与了对PowerWise概念的开发工作。他说，该技术瞄准的应用是依靠电池工作、需要进行大量数字信号处理的装置。“移动电话是一个主要的应用实例，”他说，“但你还可以算上媒体播放器、数码相机和手持式游戏机。”

图1 Montecito时钟系统拓扑
Fixed Supply——固定电源， Variable Supply——可调电源，bus clock——总线时钟，bus logic
——总线逻辑，matched input routes——匹配的输入路径，balanced binary tree core clock distribution——平衡二进制树形核时钟分配
PowerWise与Intel所提出的系统不同之处，就在于它是以IP形式提供的；Intel的可调频率时钟系统被设计为芯片的一部分。
Pennanen接着表示：“PowerWise是一种自适应的闭环电压缩放技术，针对可以改变处理器的时钟频率的系统以及有可能实现电压升降的场合”。
Pennanen指出，该问题的一个较早的方法是查表法。“但那是一种静态的方法，”他说，“采用PowerWise的话，就可以实时确定电压，而且正是由于这一点，它可以发挥芯片在工作环境中的优良特性。”
而且，由于PowerWise是IP，它可以用于任何一种同步数字逻辑器件上。这样，其使用可以超出系统级芯片和微处理器，而扩展到DSP领域。
PowerWise技术将一种可综合的、AMBA兼容的核——先进电源控制器（APC）——嵌入数字芯片中。APC监测和调整芯片的电源，这样电源电压可以始终根据当前的工作频率进行优化。
APC利用两种标准的接口与系统的其余部分接口：AMBA兼容的主控接口；开放标准的PowerWise接口（PWI）。主控接口将性能要求从主控系统传递给APC，并让APC的工作与时钟管理系统协调起来。PWI接口与外部电源管理装置就电源管理信息进行通信，从而对电压作出相应调整。APC可以让系统实现动态的电压缩放（voltage scaling），或者在目标系统上实现完全自适应的电压缩放调节。
标准化的接口可以让APC嵌入到任何一种逻辑电路中，并与系统的其他部分实现接口。
Robert Fischer是National Semiconductor主管便携式电源系统的产品营销经理。他指出，PowerWise需要一种“生态群落”才能生长。“我们在仿真方面需要伙伴，我们在验证方面亦需要伙伴。我们已经建立了这些伙伴关系。”
事实上，PowerWise计划一共涉及了6家公司，包括National和ARM。不过Pennanen不愿说出其他的公司。
Foxton带来的性能提升
Intel的Montecito芯片也采用了它的Foxton技术。这样，当指令不能利用处理器的容量时，该芯片的时钟频率将得到提升。
其时钟系统有两种频率模式：固定的和可变的。它以固定模式开始，然后由固件转移到可变模式中。配置通过一个对应转换表（translation table）实现，确定锁相环路（PLL）、数字频分器（DFD）和定位公约数（aligner divisor），以及通过熔断点选择的总线逻辑和核时钟频率。熔断点可以确定核的启动以及极限频率。
频率可变的时钟系统采用了一种能够产生系统时钟频率M倍（M在6到20之间）频率的PLL。根据Intel的论文，Montecito可以通过引脚选择的时钟频率为200、266、333和400MHz。经过倍频的时钟分配到14个DFD中，然后被分频为合适的本区频率。每个DFD具有一个延迟闭环（DLL）和一个状态机，在由PLL时钟产生的64个DLL相位中进行选择。Intel宣称，这可以让 DFD的输出频率可以从FPLL变化到0.504FPLL，增量为0.0164FPLL。
每个核有3个DFD，而且还进一步拥有一个用于Foxton控制的1GHz DFD。这6个前端总线条中的每一个都拥有自己的DFD，而且还有一个用于控制总线逻辑的DFD。每个DFD的输出时钟信号分配给第二级时钟缓冲（SCLB），以产生被调谐为1ps的延迟。每个核还有35个局域有源抗偏斜相位比较器，以便对相邻的SLCB进行去偏斜处理。最后，SLCB时钟分配给每个核中的7536个时钟微调器件（Clock Vinier Device），以对本地延迟进行微调。Intel宣称，其结果是能保证在整个21.5