新闻中心

EEPW首页>EDA/PCB>业界动态> 联电否认65nm技术出现良率问题 称产能紧绷所致

联电否认65nm技术出现良率问题 称产能紧绷所致

作者: 时间:2009-07-09 来源:sem 收藏

(UMC)近日否认了此前媒体对其65nm工艺出现良率问题的报道,并表示在满足客户需求方面的个别问题是由于客户急单导致产能紧绷所造成的。

本文引用地址://m.amcfsurvey.com/article/96081.htm

  近日,台湾媒体引述消息称Xilinx遭遇代工厂65nm技术的良率问题。

  两位受访分析师对的解释提出质疑,指出65nm是成熟的工艺技术,而且Xilinx Virtex-5已生产数月。

  UMC则称其65nm技术良率一直在改善,并保持稳定。

  FBR Capital Markets分析师指出,65nm技术的问题可能和第一季度该生产线关闭有关,一般来说,先进生产线良率要超过90%需6周时间。预计联电65nm技术良率将在7月底超过95%。

  无独有偶,代工龙头台积电近期也爆出40nm技术出现良率问题。



关键词:联电65纳米

评论


相关推荐

技术专区

关闭