用数据说话:Intel AMD 台积电三大芯片厂商制程技术发展对比
关于摩尔定律:
本文引用地址://m.amcfsurvey.com/article/101374.htm根据摩尔定律,集成电路技术每经历一次制程更新,电路尺寸便会缩小70%。除了晶体管的门极宽度尺寸之外,其中最令人感兴趣的一个关键尺寸便是互连线彼此之间的间距尺寸。这个尺寸决定了电路中逻辑门电路的密度以及芯片中所能容纳的晶体管数量。根据我们绘制的互连线间距尺寸发展图,三家厂商的制程技术在这方面的进展可谓不相上下,可见摩尔定律依然适用。
有趣的是,台积电公司的互连线间距尺寸似乎要比其它两家公司要更小一些,这大概是由于这家厂商主要面向SOC芯片,GPU/FPGA等产品的代工使然。尽管台积电的制程技术制作出来的晶体管其运行速度可能不及Intel或AMD,但其芯片产品内部却能集成数量超过10亿支的大量晶体管。
新制程除了带来电路关键尺寸的进一步缩小之外,还衍生了很多新的制程技术。其中两项具有重大意义的新技术便是漏源极嵌入硅锗技术 (eSiGe) 和high-k金属门(HKMG)技术。eSiGe技术能增强PMOS晶体管的性能,而HKMG技术则有助于晶体管开关速度的提升,并可减小门极的漏电流。
评论