超越 SoC 的设计创新

　　智能层

　　如果对FPGA平台采用传统的SoC设计方案，就会面临 ASIC 方法的大多数局限性，但是FPGA自身的巨大灵活性则能带来更多可能。特别是如果FPGA开发进程与软硬件开发进程密切相关、共享相同的设计环境和设计数据池的话，就更能发挥灵活性优势。

　　例如，如果 FPGA 的架构能够采用高灵活性接口层，有效地将设计的“软”元素与主机硬件相隔离，那么就能充分发挥各种可能性，可以尽可能地降低应用软件和可编程硬件设计变动对周围硬件系统所造成的影响。

　　这是发挥最新高容量 FPGA 器件功能的进一步合理举措，可让可编程元素进一步成为设计方案的核心，而不仅是传统SoC系统的简单载体。可编程元素实际上可以发挥更大的作用。

　　此外，FPGA 利用这种方案还能发挥外设、I/O 协处理器以及接口连接的作用。除了构成传统SoC系统的高级功能元素之外，FPGA 还可作为设计方案中软硬元素之间的连接机制。处理器、存储器或 DSP 可作为软内核或物理硬件实施，甚至也可同时兼顾二者实施，同时 FPGA 提供的可再编程层能够将其联系在一起。

　　这些更为丰富的 FPGA 元素通常可作为处理器以及存储器和外设等硬件之间的接口，可将不同功能器件之间的接口实现“标准化”，这样设计人员就不必烦心考虑 I/O 配置和总线系统等低级而复杂的硬件问题了。事实上，这些层可提取外设或处理器接口，从而能够在不影响周围硬件的情况下简化对功能器件的更改。

　　在实践中，基于 Wishbone 总线架构之上的 FPGA 内核可同时支持处理器和外设。内核能够高效地将器件“打包”，从而提取处理器接口，使其在架构上相当于其他处理器，而且能确保在不影响与其相连的外设的情况下对处理器方便地进行修改。除了基于 FPGA 的“软”器件之外，还可将上述理念进一步扩展适用于混合型硬核处理器、外部处理器以及片外分立式外设以及存储器器件等。

　　高级设计

　　在不必考虑大多数低级硬件架构问题的情况下，我们可以有机会采用高级 FPGA 设计捕获系统，使设计人员只需简单地将逻辑功能模块连接在一起。符合 Wishbone 标准的元件(从库中拉出)可在原理图上连在一起，甚至也可在更高级的设计抽象上组合，通过简单的示意图(反映功能或器件)组成类似于流程图的配置。

　　请注意，这种高级设计方案各加能够充分发挥 FPGA 的可再编程功能。任何添加层和接口都可自动与功能设计本身一起包含在 FPGA 结构中。与固定芯片 SoC 产品设计所使用的传统过程不同的是， FPGA 的硬件设计可以动态开发，而不会对设计方案的其他组成部分构成严重影响。