新闻中心

EEPW首页>EDA/PCB>市场分析> 英特尔10nm设计规则初定 EUV技术恐错失良机

英特尔10nm设计规则初定 EUV技术恐错失良机

—— EUV技术仍面临诸多技术难题
作者: 时间:2011-03-09 来源:SEMI 收藏

公司正在计划将目前的193nm浸入式微影技术扩展到14nm逻辑节点,此一计划预计在2013下半年实现。同时,这家芯片业巨头也希望能在2015年下半年于10nm逻辑节点使用超紫外光()微影技术进行生产。

本文引用地址://m.amcfsurvey.com/article/117543.htm

  但微影技术总监SamSivakumar指出,超紫外光()微影技术正面临缺乏关键里程碑的危机。

  尽管在距今4年前便已开始计划10nm节点,但该公司目前正在敲定相关的制程设计规则,而则迟迟未能参与此一盛晏。“EUV赶不及参与10nm节点设计规则的定义。”Sivakumar说。

  Sivakumar表示,若生产工具顺利在2012年下半年交货,那么,EUV技术仍然很可能被应用在该公司的10nm节点。但即便如此,EUV技术的进度仍然落后。

  英特尔正在考虑两家公司的EUV技术工具:ASML和Nikon。据报导,ASML公司即将为英特尔推出一款“预生产”的EUV微影工具。ASML公司的这款工具名为NXE:3100,它采用Cymer公司的光源。

  而Nikon日本总部和研发组织Selete则已开发了EUValpha工具。今年或明年,ASML和Nikon应该都能推出成熟的EUV工具。

  尽管如此,对EUV技术而言,时间依然紧迫。EUV是下一代微影(next-generationlithography,NGL)技术,原先预计在 65nm时导入芯片生产。但该技术一直被推迟,主要原因是缺乏光源能(powersources)、无缺陷光罩、阻抗和量测等基础技术。

  先进芯片制造商们仍然指望能将EUV技术用在量产上,以努力避免可怕且昂贵的双重曝光(doublepatterning)光学微影技术。然而,除了朝双重曝光方向发展之外,芯片制造商们似乎别无选择。专家认为,目前EUV主要瞄准16nm或更先进的节点。

  设计规则的规则

  英特尔在45nm节点使用干式193nm微影。在32纳米则首次使用193nm浸入式生产工具,这部份主要使用Nikon的设备。

  在22纳米,英特尔将继续使用193nm浸入式微影技术。这家芯片巨头将在22nm节点的关键层同时使用ASML和Nkion的设备,预计2011下半年进入量产。

  而后在14nm,这家芯片制造商将继续使用193nm浸入式微影加上双重曝光技术,该公司称之为两次间距曝光(pitchsplitting)。在一些会议上,英特尔曾提及在14nm节点使用五倍曝光(quintuplepatterning)。该公司希望为14nm节点建立一条EUV试产线,但目前尚不清楚EUV技术所需的准备时间。

  英特尔已经确定其14nm节点的设计规则,有时甚至在产品量产前两年便制订完成。“针对14nm的设计规则目前是确定的。”Sivakumar说。

  在65纳米及以上制程,英特尔采用2D随机和复杂的布局设计芯片。但在45nm时则很难再将2D随机布局微缩。因此,在推进到45nm时,英特尔便转移到1D的单向、栅格式(gridded)设计规则,他说。


上一页 1 2 下一页

关键词:英特尔EUV

评论


相关推荐

技术专区

关闭