新闻中心

EEPW首页>EDA/PCB>业界动态> 芯片大厂之路:3D芯片堆叠技术之道与魔

芯片大厂之路:3D芯片堆叠技术之道与魔

作者: 时间:2011-06-13 来源:驱动之家 收藏

  同时他还相信IBM公司会很快将这种技术投入到服务器产品的制造中去。当然,在服务器应用时,由于的热功量较大,因此实现起来难度较大,不过他认为IBM方面已经掌握了解决这个问题的有关技术,并很快会采取实际行动。另外,他还认为Intel也已经掌握了有关的技术,“他们已经可以随时造出可用的产品”,只不过还没有找到最能发挥技术的产品应用而已。他认为Intel很有可能采取将内存芯片与处理器堆叠在一起的组合来推出自己的3D芯片产品。

本文引用地址://m.amcfsurvey.com/article/120369.htm

  Mentor:芯片测试技术有待改进

  Mentor公司的JunuszRajski则将关注的焦点设定在了芯片的测试技术上。3D芯片的集成电路数量要比传统的2D芯片多出不少,但是两者在输入/输出接口方面的数量则基本持平。这样一来测试芯片时便很难探查3D芯片内部的详细状况,需要对传统的芯片测试技术进行改良。假设我们将3块芯片堆叠在一起,那么如果每块芯片在测试时的失察率是10%,最后三块芯片封装之后的失察率总和便会达到30%以上,何况3D芯片的测试项目还要比常规2D芯片多出不少。举例而言,在芯片被堆叠在一起之前,如何对TSV结构进行必要的测试便是一个暂时无解的难题。


上一页 1 2 下一页

关键词:高通3D芯片

评论


相关推荐

技术专区

关闭