基于DSP+CPLD的无刷直流电机三环控制设计

3 系统硬件设计
3．1 DSP芯片
系统选用TMS320F2812型DSP，TMS320F2812实行低功耗设计，I／O引脚电压3．3 V，内核电压1．8 V，最高主频150 MHz，最小指令周期6．67 ns，外部采用低频时钟，通过片内锁相环进行倍频。SCI外设接口可方便地与上位机进行RS-422串口通讯。
3．2 CPLD
此处选用EPM3128ATE100-10型CPLD，具有2 500个可用门，128个宏阵列，最多可用I／O口为80个，可满足系统的需要。系统中CPLD主要功能是对电机霍尔位置信号和DSP给出的PWM信号和电机转向信号进行逻辑综合处理，产生控制功率管开关的相序，使电机的三相电枢绕组按一定顺序导通从而实现对BLDCM的控制。
系统中CPLD另外一个功能是根据电机霍尔位置信号计算电机速度。对于只有一对极的三相BLDCM，每个机械转子有6次换相，即转子每转
过60°机械角都有一次换相。测得每两次换相的时间间隔为△t，就可根据公式ω=60°／△t计算出两次换相间隔间的平均角速度。
3．3 功率驱动电路
采用三相全桥驱动，上桥臂功率MOSFET管进行PWM的方式控制。功率元件采用N沟道MOSFET管IRF250，驱动元件采用栅极驱动专用电路IR2130，其独有的HVIC技术使得它可以用来驱动工作在母线电压高达600 V的电路中的MOSFET器件。

图3为功率驱动电路示意图。Rx为电流采样电阻，对电机电流进行采样。Rx应选取温度系数小的电阻，且阻值也应尽量小，系统选用0．05 Ω／4 W的固定线绕电阻。R1和R2构成分压网络，采样信号经过电阻输入到电流比较器的输入端ITRIP，当主电路发生过流或桥臂直通(ITRIP端输入电平高于0．5 V)时，IR2130内部保护电路使其输出驱动信号全为低电平，从而使被驱动功率管全部截止。故障输出端FAULT变为低电平，二极管VD1发光报警。FAULT端的输出经过R3，R4组成的分压网络接入DSP的功率驱动保护中断输入引脚PDPINTA，PDPINTA是一个下降沿有效的中断，有效时将事件管理器A的PWM输出引脚置为高阻态。S1’～S6’为来自CPLD并经过光耦隔离的控制信号。
3．4 其他硬件电路设计
电机在启动与换向过程中，会产生较大幅度的电流，电机功率供电地会产生较大幅度的毛刺。为了使整个系统具有良好的电磁兼容性，数字电路地与电机功率地应完全分开。
信号地和功率地的隔离由光耦实现，系统选用多路高速光耦HCPL5631。CPLD输出的6路控制信号经光耦隔离输入功率驱动电路，如图4所示。

电流环的组成包括电流采样与处理。图3中，Rx对电机电流进行采样。采样后的电流值变为电压值，经过线性光耦，输入DSP的A／D单元，完成对电流的采样。
位置传感器采用电位器，可输出反映位置信息的电信号，该电信号经过阻容网络、运算放大器等组成的滤波、放大环节，输入DSP的A／D单元，完成对位置的采样。