利用EP1C6Q240C8处理器的LCD滚屏设计

摘要：NIOSII嵌入式处理器以其设计灵活在嵌入式领域中得到广泛应用。文章以T6963C控制的240×128LCD液晶显示屏模块阐述了一种基于EP1C6Q240C8处理器的液晶显示屏的滚屏显示的软硬件控制方法，并给出硬件原理图与部分软件代码。本方案对于NIOSII系统其他模块的开发具有借鉴意义。
关键词：液晶显示器；NiosII；可编程片上系统

0 引言
Nios II系列软核处理器是Altera的第二代FPGA嵌入式处理器，其性能超过200DMIPS，Altera的Stratix、Stratix GX、Stratix II和Cyclone系列FPGA全面支持Nios II处理器。Nios II系列包括3种产品：Nios II／f(快速)——最高的系统性能，中等FPGA使用量；NiosII／s(标准)——高性能，低FPGA使用量；Nios II／e(经济)——低性能，最低的FPGA使用量。这3种产品具有32位处理器的基本结构单元——32位指令大小，32位数据和地址路径，32位通用寄存器和32个外部中断源；使用同样的指令集架构(ISA)，100％二进制代码兼容，设计者可以根据系统需求的变化更改CPU，选择满足性能和成本的最佳方案，而不会影响已有的软件投入。另外，Nios II系列支持60多个外设选项，开发者能够选择合适的外设，获得最合适的处理器、外设和接口组合，而不必支付根本不使用的硅片功能。本文采用CvcloneTM器件中的EP1C6Q24 0C8来实现雷达仿真电路显示模块的设计。

1 硬件设计
本系统的硬件设计结构如图1所示，主要包括以下部分：

1．1EP1C6Q240C8及其配置芯片
本文系统中的处理器选用的是采用AItera公司提供的Cyclone系列的EP1C6Q240C8，该芯片采用240脚的PQFP封装，提供185个IO接口。
该芯片拥有5980个LEs；可提供92160bit的ram；芯片内部还自带有2个锁相环，可以在高速运行的时候保证系统时钟信号的稳定性。
在Nios II的硬件电路，通常使用Altera串行配置器件来存储FPGA配置文件*．Sof。
Altera串行配置器件可提供在系统编程(ISP)和多次编程能力，能够使FPGA和配置器件能够以最低的价格实现完整的可编程芯片系统(SO PC)解决方案。标准型配置器件，包括EPC2、EPC1、EPC1441、EPC1213、EPC1064和EPC1064V。本文使用EPC2配置器件。使用时，首先使用下载电缆将计算机生成的FPGA配置文件+．Sof使用programmer烧入EPC2配置器件中，然后由EPC2配置器件控制配置时序对FPGA进行配置，一次烧写即可重复使用，编程完后可以脱离计算机工作。