TMS320F2812慢速外设接口的时序控制

3 F2812的XREADY信号
F2812通过采样XREADY信号，可以扩展读、写访问的激活阶段。因此，可以利用该信号讲行硬件展展．从而产生任何数目的等待状态。

在F2812中，对XREADY信号的采样可以分为同步采样和异步采样两种。同步采样时，在总的建立+激活周期之前，对XREADY采样一个XTIMCLK周期；而异步采样时，在总的建立+激活周期之前，要对XREADY采样三个XTIMCLK周期。可见，在异步采样方式中，XREADY信号需要保持三个XTIMCLK周期，不会因为XREADY信号在激活周期之前的一个低电平扰动就产生等待状态，增强了系统的抗扰能力。默认情况下，该芯片采用异步采样方式。

无论是同步采样还是异步采样，如果发现XREADY信号为低，则激活阶段扩展一个XTIMCLK周期，在下一个XTIMCLK周期期间，XREADY再次被采样。这个过程一直继续，直至XREADY采样为高。因此，可以利用F2812的XREADY信号和相关的外部读、写控制信号，通过硬件扩展，与外部设备进行直接的连接访问。

4 相关硬件设计
4.1 DSP与液晶模块的直接访问接口
这里，将液晶模块映射在DSP的XZCS6区上，由于制造商已经装配好了液晶显示驱动和分压电路，并提供了驱动电路接口，使得液晶显示模块和微处理器的接口十分方便。该模块共有13条信号线。RS是寄存器选择，低电平选择指令寄存器，高电平选择数据寄存器。R/w是读写控制端，低电平写显示模块，高电平读显示模块。CSA、CSB为驱动器片选信号线，可以选择相应的显示区域。E为允许输入信号线(数据读、写操作允许信号)，高电平有效。DB0～DB7为数据线。功能框图如图5所示。

在实际电路设计中还需注意，由于该液晶显示模块是5 V设备，所以在连接控制线、数据线时需要加电平隔离和转换器件。可以使用74LS245芯片。

4.2基于CPLD的硬件等待电路
由于DSP芯片需要通过XREADY信号来延长读、写周期，使之与液晶显示模块的E的高电平信号相匹配，所以设计了外部硬件等待电路。该电路是通过CPLD芯片EPM7064S来实现的。EPM7064S是Ahera公司的MAX7000系列产品。它可以很容易地实现地址译码、等待时序的插入，并且是通过编写程序来实现各种逻辑的，容易修改，可移植性强，便于调试。其中，它的输入时钟为TMS320F2812的输出信号XCLKOUT。

相关VHDL语言描述如下：