TMS320F2812慢速外设接口的时序控制

扩展了32个XCLKOUT周期，等待状态为853 ns，满足液晶模块的时序要求；但在实际应用中，由于液晶模块的显示速度过快，显示效果不是很好。这里，由于采用了CPLD芯片，可以修改VHDL程序，将循环次数由32次增加到146次，从而可以很方便地将等待状态延长为4 μS左右，实际效果也满足了要求。

5 DSP对液晶模块连续的读写访问
当F2812对液晶显示模块进行连续的读、写操作时，两个连续的读、写周期(激活阶段)之间的时间间隔为上一个操作的跟踪阶段和这一个操作的建立阶段，最大为12个XTIMCLK周期(156 ns)，不能延时。而由液晶的时序图可知，对液晶的连续两次操作的时间间隔，即使能信号E为低电平的时问，最小为700 ns。可见，两者之间时序不能匹配。于是，在连续两个命令之间加人了延时语句。虽然这种方法较之硬件实现效率要低，但完全可以满足系统的设计要求。

6 结论
F2812的外部接口设计较之已有的DSP更加独立、灵活。本文给出的它与外部慢速设备时序匹配的方法，简单清楚、访问直接、控制编程容易，有助于深入了解F2812芯片的时序特点，进一步方便了该芯片的推广使用。