一种雷达通用信号处理系统的实现与应用
资源的使用：在FPGA需要完成的功能为两路复信号的FFT，MTI，以及与DSP的数据通信。FFT的实现采用Altera公司的FFT IP Core实现，它是一个高性能、高度参数化的快速傅里叶变换(FFT)处理器，实时正序输出变换结果。采用缓冲突发模式4输出引擎结构完成一路4 096点FFT。MTI采用3次相消器即4脉冲对消法，在FPGA中采用FIFO实现。与DSP的总线数据通信的实现为FPGA将待传输数据写到FIFO中同时向DSP发送中断，DSP响应中断后从FIFO中将数据读出。与DSP的链路口数据通信，无论是接收链路口还是发送链路口均由一个数据缓冲模块和一个数据拆包／打包模块组成。表1为FPGA中资源时间的具体使用，由此看出EP2S60F1020的资源丰富。本文引用地址：//m.amcfsurvey.com/article/156265.htm
在DSPA，DSPD中接收数据采用乒乓操作，在接收一组数据的同时对已接收的数据进行操作，完成数据的定浮转换和MTD。应用中用N点傅立叶变换实现N个窄带多普勒滤波器实现MTD。在DSPB中实现恒虚警检测(CFAR)，采用的是两侧单元平均选大CFAR处理(GO—CFAR)，也就是从被检测电路单元前后各取一段距离范围的回波信号，分别计算前后两部分的平均值，选取平均值较大的一个乘以门限因子C作为检测门限，与被检测单元作比较，如果被检测距离单元的回波幅度高于检测门限，就可认为被检测距离单元有目标存在。被检测单元前后各空出几个参考单元避免目标本身对门限值的影响。速度维聚心是指，对同一距离单元的各个通道道进行幅度峰选，取出其中的最大值作为目标所在的速度通道号。杂波图的实现，首先建立杂波图，然后选取零通道数据并根据已知的方位信息及递归公式更新杂波图中数据。假设DSPA和DSPD接收到的数据位每周期1 024点的数据，DSP需要每8周期一滑窗做32脉冲的MTD，CFAR取8个单元平均选大，则DSP中各功能所占资源如表2所示。
2．2 在脉冲雷达中的应用
功能：完成对接收的全相参体制的回波信号的中频采样信号进行相关处理，其中包括DDC、脉冲压缩、MTI、MTD处理、CFAR、测角等，最终能够对动目标进行检测。
所用到的拓扑结构：待处理数据通过接插件传送到FPGA内部，通过FPGA的初步处理，经由FPGA与DSPA、DSPD相连的64位数据总线传送到两片DSP内进行进一步的处理。DSPA将处理完的数据经过链路口直接传送到DSPB，DSPD将处理完的数据直接传送到DSPC。DSPC处理完自身数据并接收DSPB的数据并将数据进行进一步的处理后通过链路口传送到FPGA输出。如图4所示为应用所使用的硬件拓扑结构。
评论