基于AD9854的雷达信号源设计与实现
2.2.1 单频模式
系统上电或硬件复位时,AD9854自动进入该默认模式,此时芯片输出的信号是直流信号。当对频率控制字进行设定后,即可输出单频信号。
2.2.2 调频模式
此处的调频模式即为常见的脉冲调频模式。AD9854同时支持线性和非线性这两种调频模式。该雷达信号源要求既能产生线性调频信号,也能产生非线性调频信号,所以AD9854完全能满足要求。脉冲调频信号的时宽主要是由update clock来决定。当第一个update clock信号到来时,AD9854把I/O缓存中的FTW,DFW,RRC以及其他的控制字都送到可编程寄存器中,AD9854开始工作。当脉冲调频信号结束时,通过FPGA再发送一个update clock信号,然后就把I/O缓存中的清零数据送入了可编程寄存器中。
3 系统硬件实现
3.1 电源和时钟设计
在该系统中,采用线性电源LT1764进行电平转换,把5 V转成3.3 V和1.5 V,为FPGA和AD9854等芯片提供电源。滤波电容分为旁路电容和去耦电容。旁路电容把前级携带的高频杂波滤去,还可以有效地旁路地和电源上的地弹噪声。旁路电容一般容值都比较小,根据谐振频率一般是0.1μF和0.01μF。去耦电容也称退耦电容,是把输出信号的干扰作为滤除的对象。去耦电容一般比较大,取值为47μF和10μF。如图2所示。本文引用地址://m.amcfsurvey.com/article/161133.htm
时钟电路与FPGA的电源面要隔离开(可以在同一个层),只通过铁氧体磁珠(ferritebead)相连。铁氧体磁珠在低频时阻抗很低,而在高频时阻抗很高,可以抑制高频干扰,这样外面的高频干扰不会影响时钟芯片,而时钟芯片内部产生的振荡信号也不会影响到外面的电路。时钟部分的地和整个PCB的地是一个统一的整体,不要分割。
在时钟芯片的电源引脚处放一个容值为10μF的钽电容,不仅可以防止由于电压波动引起的电流涌动,还可以抑制低频干扰;同时大电容的后面并联一个0.1μF的小电容,且所放的位置要尽可能地靠近电源引脚,这样可以减小外来的电源噪声。在靠近时钟输出的引脚要串接一个50 Ω的电阻以减小输出电流,提高时钟波形的质量。时钟线尽量少使用过孔,因为过孔使阻抗发生变化,影响信号的质量,进而产生EMI辐射和抖动问题。
3.2 存储模块设计
在该系统中,采用FLASH和SRAM作为存储器。FLASH主要用于存储波形文件,掉电时,数据也不会丢失。而SRAM是做高速数据缓存的,掉电后数据会丢失。首先FPGA从FLASH中读取波形文件,然后再存储到SRAM中,需要这些波形数据时候,再从SRAM中去读取。这样的设计是因为FLASH的读/写速度比较慢,而SRAM的读/写速度比较快。但是FLASH中的数据掉电不会丢失,而SRAM中的数据掉电要丢失。
3.3 放大及滤波电路设计
为了提高DDS信号产生系统的带负载能力,同时实现AD9854芯片内嵌数/模转换器输出的电流转换,需要在其后加入运算放大器(见图3)。该运算放大器性能的好坏将决定信号的输出质量及系统带负载的能力。由于方案中信号输出的最高频率为120 MHz,所以应保证放大器在较高频率范围内具有很好的线性度,防止放大器自激。根据频率源的设计要求,该方案中的放大器模块应满足以下要求:放大器的增益可调、放大器的带宽应大于120 MHz、输出带载能力强、信号输出质量较好。综合以上要求,选择ADI公司的宽带运算放大器AD8014作为放大器模块的核心器件。AD8014的主要性能特点有:低功耗;稳定增益G=1;高速,Slew Rate 4 000 V/μs,24 ns的建立时间;
在该方案中,放大电路采用串连电压负反馈-反相比例放大电路。
采用串联电压负反馈将使放大器的输入阻抗增大,输出阻抗减小,提高电路输出信号的带负载的能力。在电路中,反馈电阻R16采用可调电阻,使电路的增益可调;同时在放大器的正、负电源输入端加电容去藕滤波电路,以减小电源纹波对放大器的影响。
根据AD8014的要求,在进行PCB布线时,需在其周围均铺上了地网;但是,为了降低寄生电容对电路输入的影响,其输入脚附近没有铺地。在进行器件布局时,反馈电阻R16应尽量靠近AD8014的反向输入端。
为使中频模拟器有较好的通用性,而雷达中频变化范围较宽,考虑到在滤除谐波分量的同时要尽可能减少相位的不连续性,因此设计了一个带宽为40MHz的9阶无源低通滤波器。
评论