基于AD9854的雷达信号源设计与实现
4 FPGA实现
4.1 FPGA设计概述
FPGA用于建立与DDS芯片(AD9854),FLASH(E28F128J3A)以及SRAM(IS61LV10248)之间的联系,主要负责以下两个方面:
(1)发送DDS控制字并控制DDS芯片的时序;
(2)控制存储芯片的时序,并发送或读取所要存储的波形数据。FPGA内部采用原理图和Verilog HDL相结合的方式进行软件设计。
下面重点介绍DDS控制部分的实现。
4.2 DDS控制模块
DDS控制模块负责读取片内双口RAM中的DDS控制字,并将AD9854的时序写入DDS芯片,控制DDS的工作。
DDS控制模块在每次写AD9854控制字之前先对RAM发出读使能,同时给出读地址,读取当前控制字,然后按照时序要求写入DDS芯片。Quartus中仿真的时序图如图4所示。本文引用地址://m.amcfsurvey.com/article/161133.htm
以下将介绍控制AD9854,的流程。
首先对AD9854进行复位,FPGA发送高电平给AD9854第71管脚,高电平持续的时间长度要超过20个周期的AD9854采样时钟。复位信号使AD9854的所有寄存器恢复到默认状态。需要注意的是,复位信号的长度必须满足一定的要求,否则在实际操作中可能会出现错误。
当FPGA接收到外部发送的触发信号以后,DDS控制模块就开始工作了。首先从双口RAM中读取波形数据,包括起始频率(FTW),增量频率字(DFW),斜率时钟(RRC)以及控制信号。DDS控制模块给双口RAM送读使能和读地址,然后把双口RAM中的数据读到数据选择模块中。之后接收波形模式选择信号。这个信号是三位二进制数,总共有8种工作模式,总的来说分为工作模式和测试模式。当系统为工作模式的时候,该系统就是雷达发射机的中频信号模块。在工作模式下,该中频信号模块能发射4种模式的波形:时宽是0.2μs的正弦波,时宽为5μs的线性调频波,时宽为30μs的线性调频波和时宽80μs的线性调频波。当发射信号为时宽是0.2μs的正弦波或时宽为5μs的线性调频波时,对近区的目标进行搜索;当发射信号是时宽为30μs的线性调频波时,对中区的目标进行搜索;当发射信号为时宽为80μs的线性调频波时,对远区的目标进行搜索。当系统为测试模式的时候,也分为时宽为0.2μs,5μs,30μs,80μs这4种模式的信号,但是当信号时宽为0.2μs时,信号中加入了多普勒频率,这样就为信号处理机检测测速单元提供了方便。该系统为测试模式时主要且模拟雷达回波信号的作用。如图5所示。
当接收到模式选择信号以后,DDS控制模块开始给AD9854送数据。这时,FPGA给AD9854传送的数据都保存在I/O缓存区内。接着,FPGA就给AD9854发送update clock。这样,I/O缓存区内的数据就送入AD9854的寄存器中,AD9854开始产生信号。最后,给AD9854的控制寄存器地址为1F的第七位送高电平,这样就把信号清零,从而产生了脉冲信号。
5 系统测试
5.1 系统测试框图
根据该设计系统的设计思想和工作原理,结合系统测试指标要求,提出系统测试方案和使用仪器。测试仪表主要包括信号源、频谱仪、万用表、电源、示波器等。
按照框图连接测试仪表,设置直流电源输出电压为±5 V,通过相应接口送入雷达信号产生器的电源接口。设置信号源,输出中心频率为30 MHz,功率为(0±1)dBm线性调频波。测试时雷达信号产生器工作于外触发模式下,当接收到外部触发信号时开始产生波形。雷达信号源的信号送入示波器(泰克的DPO4104),测试信号的时域参数,包括时宽,幅度,脉冲前后沿,本底噪声等。雷达信号源的信号送入频谱仪(罗德与施瓦茨的频谱仪FSMR)测试信号的频域参数,包括信号的频率、带宽、谐波和带内杂散等。
系统测试框图如图6所示。
脉冲点火器相关文章:脉冲点火器原理
评论